MIPS 微处理器设计实验报告

---电信提高 2101 班杨筠松 U202115980

一、实验任务

本次实验中全部采用 Verilog 硬件描述语言设计实现简单指令集 MIPS 微处理器,要求指令存储器在时钟上升沿读出指令,指令指针的修改、寄存器文件写入、数据存储器数据写入都在时钟下降沿完成。完成完整设计代码输入、各模块完整功能仿真,整体仿真,验证所有指令执行情况。

且假定所有通用寄存器复位时取值都为各自寄存器编号乘以 4; PC 寄存器初始值为 0;数据存储器和指令存储器容量大小为 32*32,且地址都从 0 开始,指令存储器初始化时装载测试 MIPS 汇编程序的机器指令,数据存储器所有存储单元的初始值为其对应地址的取值。需要注意的是数据存储器的地址呈现以下规则:都是 4 的整数倍。

仿真以下 MIPS 汇编语言程序段的执行流程:

```
main:
    add $4,$2,$3
    lw $4,4($2)
    sw $5,8($2)
    sub $2,$4,$3
    or $2,$4,$3
    and $2,$4,$3
    slt $2,$4,$3
    beq $3,$3,equ
    lw $2,0($3)
equ:
    beq $3,$4,exit
    sw $2,0($3)
exit:
    j main
```

各小组还应实现扩展的指令:bne, bltz, bgez.并且完成后初始化寄存器的值各种情况依次执行,如下指令以完成对扩展指令的验证

```
main:

bne $t1 $t1 label1 $\frac{3}{2}$

bne $t1 $t0 label1 $\frac{3}{2}$

label2:

bltz $t1, label3

label1:

bltz $t0, label2

label3:

bgez $t0, label2

bgez $t0, label4

bne $t1, $t1, label1

label4:

bgez $0, label4
```

二、实验目的

- 1) 熟悉 MIPS 指令和 MIPS 指令的执行过程
- 2) 掌握 MIPS 微处理器各组件构成和执行逻辑
- 3) 掌握 MARS 导出机器码及 vivado 中 verilog 程序设计


三、实验环境

- 1) Window 11 操作系统
- 2) 编辑工具:vscode, vivado 2018.3, sublime text3
- 3) MIPS 模拟器: MARS


四、设计思路

按照下列各图依次实现 ALU、RegFile、MainCtr、CPUMips、Controller 的设计,以及 MIPS 微处理器的顶层文件设计

同步输入\异步输出寄存器文件RegFile,容量为32*32位,且编号为0的寄存器取值恒为0。内部存储变量名为'regs'




	, , , , , , , , , , , , , , , , , , , ,								
0	pcode	J	В	Reg Dst	RegWr	ALUSTC	MemWr	Mem2Reg	ALUOP
00	00000	0	0	1	1	0	0	0	10
10	0011	0	0	0	1	1	0	1	00
10	1011	0	0	x	0	1	1	x	00
00	0100	0	1	x	0	0	0	x	01
00	0010	1	х	x	0	х	0	×	ж




32位算术逻辑运算单元ALU 其中ALUCtr信号与执行的运算关系如下, 运算类型 ALUCtr编码 加 0010 减 0110 小于设置 0111 与 0000 或 0001 默认情况下Res取值为0.

运算类型	ALUCtr编码	— 32 → In1
DD D	0010	ALU Res →32→
瑊	0110	-32→In2ALUCtr
小于设置	0111	-32
与	0000	Ĭ
或	0001	

控制器Controller采用层次化设计思想,引用子模块: 主控制器MainCtr (OpCode, J, B, RegDst, RegWr, ALUSrc, MemWr, Mem2Reg, ALUOp)、 ALU控制器ALUControl (ALUOp, Funct, ALUCtr) 实现对指令操作码和功能码译码产生数据通路所需的所有控制信号





而对于扩展电路中,为了完成想要支持的指令集,考虑将 ALUOp 信号进行扩展为三位,这一举动将会改变 MainCtr、ALUControl 和 ALU 文件,而对外信号 zero 保持不变,多种情况复用 zero 标志位即可,即无论 ALU 内部怎么操作,保证 zero 信号对外时,高电平表示此情况可以跳转,低电平表示此情况不可跳转,

具体说明如下:

- R 指令: 1001_000_10 ----> 1001_000_100
- sw lw 指令: xxxx xxx 00 ---->xxxx xxx 000 (其中 x 并不表示高阻态)
- jmp 指令: xxx0_001_xx --->xxx0_001_xxx (其中 x 表示高阻态)
- beq 指令 x0x0_010_01 ---> x0x0_010_010 --> 0110
- bng 指令 x0x0 010 011 ---> 0100
- bltz 和指令 x0x0_010_110 --- > 1110
- bgez 指令 x0x0 010 111 ----> 1111

而观察具体机器码可以发现,如下举例(依次是 bne, bltz, bgez):

 $15290002 \rightarrow 000101_01001_01001_00000000000000000$

 $05200001 o 000001_01001_00000_0000000000000001$

可以发现 bne 的 op 段码为 000101, 而 bltz 和 bgez 都是 0p 段码为 000001, 唯一区别在于Rt 段不同,从而只需要将 Rst 组线接入到 MainCtr 即可进行判断,即在 MainCtr 中进行译码成不同情况,传递给 ALU 做相应计算即可

五、实验代码及注释

```
`timescale 1ns / 1ps
module RegFile (RsAddr, RtAddr, WrAddr, DataIn, RegWR, Clk, Reset, RsData, RtData);
 input [31: 0] DataIn;
input [4: 0] RsAddr, RtAddr, WrAddr;
 input RegWR, Clk, Reset;
 output wire [31: 0] RsData, RtData;
 reg [31: 0] regs[31:0];
 assign RsData = (RsAddr == 5'b0)? 32'b0: regs[RsAddr];
 assign RtData = (RtAddr == 5'b0)? 32'b0: regs[RtAddr];
 integer i;
 always @(posedge Clk)begin
 if (!Reset & RegWR)
     regs[WrAddr] = DataIn;
 else if (Reset)
     for (i = 0; i < 32; i = i + 1)
     begin
         if (i == 8) regs[i] = 32'h0;
else if (i == 9) regs[i] = 32'b0;
         else regs[i] = i;
     end
endmodule
```

```
timescale 1ns / 1ps
module ALUControl (ALUOp, Funct, ALUCtr);
 input [2: 0] ALUOp;
input [5: 0] Funct;
 output reg [3: 0] ALUCtr;
 always @(*) begin
  case (ALUOp)
    3'b000:
    ALUCtr <= 4'b0010;
    3'b010:
                                    // beq
    ALUCtr <= 4'b0110;
    3'b011:
      ALUCtr <= 4'b0100;
     ALUCtr <= 4'b1110;
     ALUCtr <= 4'b1111;
    begin
      case (Funct)
      6'b100000:
                 = 4'b0010;
       ALUCtr <
     6'b100010:
        ALUCtr <= 4'b0110;
       ALUCtr <= 4'b0000;
      6'b100101:
       ALUCtr <= 4'b0001;
```

```
timescale ins / ips
module ALU (Ini, In2, ALUCtr, Res, Zero);
// codes
  input signed [31: 0] Ini, In2;
  input [3: 0] ALUCtr;
  output reg [31: 0] Res;
  output reg Zero;
   always @(In1 or In2 or ALUCtr) begin case (ALUCtr)
        4'b0010: //add
begin
Res = In1 + In2;
Zero = 0;
        begin
Res = In1 - In2;
Zero = (Res == 0)? 1 : 0;
        begin
Res = In1 - In2;
Zero = (Res != 0)? 1: 0;
        end
4'b0000: //and
        Res = In1 & In2;
Zero = 0;
end
4'b0001: //or
        Res = In1 | In2;
Zero = 0;
        begin
Res = (In1 < In2)?1:0;
Zero = 0;
```

```
module Controller (OpCode, RtFlag, Funct, J, B, RegDst, RegWr, ALUSrc, MemWr, Mem2Reg, ALUCtr);
  input [5: 0] Funct;
input [4: 0] RtFlag;
  output [3: 0] ALUCtr;
  input [5: 0] OpCode;
  output J, B, RegDst, RegWr, ALUSrc, MemWr, Mem2Reg;
  wire [2: 0] ALUOp;
 MainCtr MainCtr(
  .OpCode (OpCode),
  .RtFlag (RtFlag),
  .J (J),
.B (B),
  .RegDst (RegDst),
  .RegWr (RegWr),
  .ALUSrc (ALUSrc),
.MemWr (MemWr),
  .Mem2Reg (Mem2Reg),
.ALUOp (ALUOp)
  ALUControl ALUControl(
  ALUOp, Funct, ALUCtr
```


```
module CPUMips(
    input Reset,
    output t
);
wire [31:0] TempPC, MuxPC, JumpPC, BranchPC, SquencePC, Imm32, Imm12, RegMD, RsData, RtData, ALUIn2, ALURes, MemRD, Instr;
wire [4:0] RegMA;
wire [37:0] PsudeoPC;
wire BranchZ, J, B, Zero, RegDst, RegMr, ALUSrc, MemMR, MemZReg;
wire [1:0] ALUDC;
wire [31:0] PC;

assign PsudeoPC = {Instr[25:0], 2'b00};
assign JumpPC = {SquencePC[31:28], PsudeoPC);
assign SquencePC = PC + 4;
assign BranchPC = Imm12 + SquencePC;
assign MuxPC = BranchPC:SquencePC;
assign BranchPC = ImmPC:MuxPC;
assign Imm12 = {Inm32[29:0], 2'b00};
assign Imm12 = {Inm32[29:0], 2'b00};
assign RegMD = RegDstInstr[51:1]:Instr[20:16];
assign RegMD = RegDstInstr[51:1]:Instr[20:16];
assign RegMD = Mem2Reg MemRD:ALURes;

ALU UnitALU (ReBota, ALUIn2, ALUCto, ALURes, Zero);
dramIP Unitions(-Clk, PC[6:2], Instr[20:16], RegMA, RegMD, RegMr, ~Clk, Reset, RsData, RtData);
Controller UnitController(Instr[31:26], Instr[20:16], Instr[5:0], J, B, RegDst, RegMr, ALUSrc, MemMR, Mem2Reg, ALUCtr);
always @(posedge Clk) begin
if (Reset)
    PC < 0;
else
    PC < TempPC;
end</pre>
```

六、实验步骤、结果展示与说明

首先对各模块进行仿真,检验其能准确完成基本工作,最终的MIPS 顶层仿真如下所示,由结果显示可知,MIPS 顶层行为级别仿真已达到要求。



对电路进行综合,并且将需要导出的机器码导出,并且生成. coe 文件,导入到 IP 盒中, coe 文件如下所示:


memory_initialization_radix=16;

memory_initialization_vector=00432020 8c440004 ac450008 00831022 00831025 00831024 0083102a 10630001 8c620000 10640001 ac620000 08000000;

memory_initialization_radix=16;

memory_initialization_vector=2409ffff 24080001 15290002 15280001 05200001 0500fffe 0521fffd 05010001 1529fffc 0401ffff:

观察最终程序执行结果如下所示:



扩展实验中:

当\$t0 = 0, \$t1 = 0 时,结果如下所示,可以验证 bgez, bne 的正确性



当\$t0 = 8, \$t1 = 0 时, 结果如下所示: 可以验证 bltz 的正确性:



七、实验总结

本次实验中完成了 MIPS 顶层仿真,对于 MIPS 指令的执行过程有了清晰的理解,加强了对于系统的理解。