## 数电实验8

姓名: 梁冠軒 学号: 19335118

#### 一、实验目的

- 1. 设计一个12个表决开关的电路;
- 2.74LS283 实现带符号数和无符号数的加减电路。
- 3. 用三八译码器设计一个一位的全减器电路。
- 4. 用 741s138 实现半加器和半减器。
- 5. 用 741s138 实现 4-16 线译码器。

#### 二、实验要求

- 1. 用一位全加器和四位全加器,设计一个12个表决开关的电路;
- 2. 用 74LS283 四位并行加法器芯片,设计四位的带符号数和无符号数的加减电路,
- 包含带标志位 OF、CF。
- 3. 用三八译码器设计一个一位的全减器电路。
- 4. 用 741s138 实现半加器半加器, 用 s 控制加减法, 输出 Y 和进阶为 cout。
- 5. 用 741s138 实现 4-16 线译码器。

#### 三、实验内容


1:

根据 6 个表决开关电路原理改成 12 个表决开关电路:


前为赞成票的统计,后为反对票的统计,输入为1为赞成,输入为0为反对。

#### 电路:


注:实验内容的条理性和美观性将影响实验报告的分数。对实验结果是否拍照不作要求,重点在于实验内容的描述和关键代码的解释。




12个0:



# 12个1:




6个0,6个1:



## 2:

利用先行进位加法器的原理, 计算出 c3 的值, 与 c4 异或实现 OF 位。


## 电路:




无符号数的检验:

### 加法:

A 为 0111, B 为 0101, 输出为 1100, 最高位无进位, CF 为 0.




A 为 1001, B 为 1001, 输出为 0010, 最高位有进位, CF 为 1.




## 减法:

A 为 1100, B 为 0100, 输出为 1000, 最高位无借位, CF 为 0.




A 为 0100, B 为 1100, 输出为 1000, 最高位向前借位, CF 为 1.




有符号数的检验:把输入的第四位作为符号位。

## 加法:

A 为 0110, B 为 1001, 输出为 1111, AB 异号, OF=0。




A 为 0110, B 为 0101, 输出为 1011, AB 同号, 输出与输入 AB 异号, 0F=1。




减法:

A 为 0110, B 为 0100, 输出为 0010, 输出结果符号与 A 相同, 0F=0.



A 为 0110, B 为 1010, 输出为 1100, 输出与 A 符号相反, 0F=1.




3:


C1 为来自低位的借位, A 为被减数, B 为减数, D 为两数之差, CO 为向高位的借位信号 真值表:


C1	Α	В	C0	D
0	0	0	0	0
0	0	1	1	1
0	1	0	0	1
0	1	1	0	0
1	0	0	1	1
1	0	1	1	0
1	1	0	0	0
1	1	1	1	1


电路:




### 检验真值表:










## 4:

SUB 为 0 表示加法, 为 1 表示减法。


## 真值表:


Α	В	С	S	COUT
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	0	0
1	0	1	1	0
1	1	1	0	0
0	1	1	1	1

### 电路:



检验真值表:







#### 5:


用两个 741s138 实现 4-16 线译码器。

### 电路图:



#### 检验:





#### 四、实验总结

- 1: 掌握了如何使用一位全加器和四位全机器组合实现多人表决器统计功能。
- 2: 掌握了利用 741s283 实现有无符号加减法计算,并通过利用先行进位加法的原理实现 cf 与 of 位的表示。
- 3: 掌握了三八译码器的原理,并利用三八译码器实现一位全减器的方法。
- 4: 掌握了利用 741s138 通过控制位实现半加器和半减器的方法。
- 5: 掌握了利用两个 741 s138 实现 4-16 译码器的方法。