

INF1500 Logique des systèmes numériques

Laboratoire 5

Soumis par : Boukaftane, Hamza - 2183376 Lidder, Arman - 2174916

12 avril 2022

1- Description du système

a) Description fonctionnelle

Le circuit à réaliser est un circuit séquentiel simulant un système de mot de passe de 4 caractères. Ce système affiche des informations sur les 4 afficheurs 7 segments en fonction des différents états définissant le système. Les entrées sont A (1 bit), B (1 bit), C (1 bit), RST (1 bit) et CLK (1 bit). En ce qui concerne A, B et C, elles correspondent aux caractères qui sont affichés sur les afficheurs quand l'utilisateur veut saisir le mot de passe du système. Pour RST, cette entrée est une fonctionnalité qui permet de réinitialiser le système en forçant le retour du circuit à son état initiale. Toutes ces entrées sont implémentées sur différent boutons de la carte FPGA, à l'exception de CLK qui est le signal d'horloge sur lequel se synchronise le circuit qui constitue une entrée pour tous les modules du circuit. Les sorties du circuit sont SEVEN SEG (8 bits) qui correspond à l'encodage permettant d'afficher soit le caractère entré soit l'état d'un système, et AN (8 bits) dont la valeur hexadécimale varie entre 0xFE (position 0), 0xFD (position 1), 0xFB (position 2) et 0xF7 (position 3) ce qui permet de choisir la position de l'afficheur 7 segments sur laquelle est affichée la sortie SEVEN SEG. Pour bien fonctionner, le circuit complet est composé de 4 modules distincts: Debounce, PulseGenerator, Digilock, Disp7seg. En effet, le module Debounce permet de filtrer le signal du bouton appuyé afin d'éviter les rebondissements de bouton envoyant une multitude de signaux. Ce module nous est fourni par les chargés de cour. Ensuite, le module PulseGenerator qui permet de synchroniser le signal généré par l'appui d'un bouton au signal d'horloge CLK et de générer des pulsions unique indifférente du temps de pressage du bouton. Puis, le module Digilock qui décrit le comportement par le biais de 4 états globales d'affichage : INIT (---L), Entrée (AC--), OUVERT (0000) et Alarme (AL--). Le système commence à l'état INIT et le pressage de n'importe quel bouton permet le passage à l'état Entrée. Dans l'état Entrée, l'afficheur affiche les boutons que l'utilisateur presse. Si le code correspond à CACB, le circuit passe à l'état OUVERT. Sinon, le circuit retourne à l'état INIT à l'intérieur d'un cycle de 3 échecs de codes. Après 3 échecs, il y a transition à l'état Alarme. Pour sortir de cet état, il faut que l'utilisateur entre la séquence C suivie de B peu importe les boutons pressés avant C. Si la séquence est bien entrée, l'état du système passe à l'état INIT. Quand l'état du système est OUVERT, il suffit d'appuyer sur n'importe quel bouton pour passer à l'état INIT. Ce module génère 4 sorties qui correspondent chacun à l'encodage binaire sur 4 bits du caractère qui sera affiché sur un des 4 afficheurs (SEG_3 = 0xF7, SEG_2 = 0xFB, SEG_1=0xFD, 0xFE). Enfin, les sorties du module Digilock sont traitées dans le module disp7seg qui permet une traduction des signaux encodé en binaire vers un encodage en hexadécimale qui permettra d'afficher le caractère voulu. Ce module nous est gracieusement fourni par les chargés de projet. Finalement, en regroupant les modules décrits plus tôt comme sur le schéma cidessous, on obtient un circuit permettant de simuler un système de mot de passe de 4 caractères.




Figure 1. Circuit complet

b) Description des diagrammes

1- Module PulseGenerator:




Figure 2. Diagramme de Moore PulseGenerator.

Le diagramme suivant permet de décrire les 3 étapes constituant notre générateur de pulsion et les transitions entre ces différentes étapes. L'entrée est I et la sortie est X. Ainsi, initialement, nous sommes à l'état 0 et quand il y a détecté de pression de bouton, on passe à l'état 1 qui demeure effective sur une période d'un seul front montant d'horloge. L'étape 2 force la sortie à 1 même si I est toujours à 1 après étape 1.

2- Module Digilock




Figure 3. Diagramme de Mealy Digilock.

* Afin d'alléger le diagramme, nous avons omis de signaler les informations suivantes :

E0 et E_0 : seg0, seg1, seg2= 0000 et seg3=temps3

E1 et E 1 : seg0, seg1 = 0000 et seg3 = temps3, seg2 = temps2

E2 et E 2 : seg0 = 0000 et seg3 = temps3, seg2 = temps2 et seg1 = temps1

* De plus, comme il n'est pas clairement exigé d'afficher le dernier caractère dans l'étape Entrée, nous avons décidé de ne pas l'afficher mais de l'utilisé directement comme activateur de la transition vers autre étape.

Dans ce diagramme, l'état Entrée est décomposé en 6 sous états. Quand E sans «__», le code entré est mauvais et quand E avec «__», le code entré correspond à CACB. Les chiffres de cette étape correspondent à la position de l'entrée sur la séquence de quatre. On décompose aussi l'état Alarme en deux sous états AL1 correspondant à la première entrée saisie et AL2 correspondant à la deuxième entrée saisie.

c) Description des modules en VHDL :

1- Module PulseGenerator

```
22 | library IEEE;
23 use IEEE.STD LOGIC 1164.ALL;
25 	☐ entity PulseGenerator is
26 Port ( CLK, RST: in std_logic;
27 :
                I: in std logic;
28 ¦
                X: out std logic);
29 end PulseGenerator;
30 \bigcirc architecture comportementale of PulseGenerator is
31  type E is (E0, E1, E2);
32 | signal Ep , Ef: E := E0;
33 | begin
34 🖯 process (CLK, RST)
35 | begin
36 \bigcirc if (RST = '1') then
37 :
                Ep \ll E0;
38 :
          elsif rising edge (CLK) then
39 ¦
                Ep <= Ef;
40 🖒
          end if;
41 \stackrel{.}{\ominus} end process;
42 ⊖ process (Ep, I)
43 | begin
44 ♥ case Ep is
                                           5.1
45 🖨
        when E0 =>
46
             X <= '0';
47 🖯
               if (I = '1') then
48 :
                    Ef <= E1;
49
               else
50 ¦
                   Ef <= E0;
              end if;
51 🖒
          when E1 =>
52 Ö
53 ¦
              X <= '1';
54 🖨
               if (I = '1') then
55 i
                    Ef \ll E2;
56 ¦
                else
57
                    Ef <= E1;
58 🖨
                end if;
59 🖨
            when E2 =>
               X <= '0';
60
                if (I = '1') then
61 🖯
62
                    Ef \ll E2;
63 ;
                else
64
                   Ef \ll E0;
65 🖒
                end if;
66 🖨
        end case;
67 	☐ end process;
68 end comportementale;
```

Générée à partir du diagramme 1.b).1.

2- Module Digilock

```
22 | library IEEE;
23 | use IEEE.STD LOGIC 1164.ALL;
24 🖯 entity Digilock is
Port ( CLK, RST : in STD LOGIC;
26 :
               A,B,C : in STD LOGIC;
27
                Seg0, Seg1, Seg2, Seg3 : out std_logic_vector (3 downto 0));
28 \(\hat{\hat}\) end Digilock;
29 🖯 architecture Behavioral of Digilock is
30 type E is (INIT, E0, E1, E2, E_0, E_1, E_2, OUVERT, AL1, AL2);
31 | signal Ep, Ef: E := INIT;
32 | signal printM : integer;
33 | begin
34 - process (CLK, RST)
35 | begin
36 🖨
            if (RST = '1') then
37 !
                Ep <= INIT;
38 ¦
             elsif rising edge (CLK) then
39 i
              Ep \ll Ef;
40 🗀
            end if;
41 \stackrel{\triangle}{=} end process;
42 process (Ep, A, B,C)
43 | variable temp1, temp2, temp3: std logic vector (3 downto 0);
44 | variable mem: integer := 0;
45 begin
46 🖨
       case Ep is
47
           -- INITIATION du coffre fort ---L
48 🖯
            when INIT =>
49 :
               Seg3 <= "0000";
50 :
                Seg2 <= "0000";
51 ¦
               Seg1 <= "0000";
52 ¦
                Seg0 <= "0100";
53 🖨
                if A = '1' then
54 :
                     Ef \ll E0;
55 ¦
                     temp3 := "0001";
                 elsif B = '1' then
56 !
57
                     Ef \ll E0;
                     temp3 := "0010";
58
59
60 :
                elsif C = '1' then
61
                    Ef \ll E 0;
62 !
                     temp3 := "0011";
63 ¦
                 else
64
                    Ef <= INIT;</pre>
65 🖨
                 end if;
66 ¦
             -- Entree utilisateur 3 steps with good pass CACB
67 🖨
            when E 0 \Rightarrow
68 ¦
              Seg3 <= temp3;
69 :
               Seg2 <= "0000";
70 '
                Seq1 <= "0000";
71 ¦
                Seq0 <= "0000";
72 🖨
                if A = '1' then
73 :
                    Ef \ll E 1;
74 ¦
                     temp2 := "0001";
75 ¦
                elsif B = '1' then
76 ¦
                     Ef <= E1;
```

```
77
                      temp2 := "0010";
 78 ¦
                  elsif C = '1' then
 79 i
                     Ef \ll E1;
 80 :
                      temp2 := "0011";
 81 :
                   else
 82 :
                      Ef \ll E 0;
                   end if;
 83 🖨
 84 🖨
             when E 1 =>
 85 !
                  Seg3 <= temp3;
                  Seg2 <= temp2;</pre>
 86
                   Seg1 <= "0000";
 87
                   Seg0 <= "0000";
 88 !
 89 🖨
                   if A = '1' then
 90 :
                      Ef <= E2;
 91
                      temp1 := "0001";
 92 ¦
                   elsif B = '1' then
 93 1
                      Ef <= E2;
                      temp1 := "0010";
 94 !
 95 ¦
                   elsif C = '1' then
 96 !
                     Ef \ll E_2;
 97 ¦
                      temp1 := "0011";
 98 ¦
                   else
 99
                      Ef \ll E 1;
100 🖨
                   end if;
101 🖨
              when E 2 =>
                 Seq3 <= temp3;
102 !
103 :
                   Seg2 <= temp2;</pre>
104
                  Seg1 <= temp1;</pre>
105 ¦
                   Seg0 <= "0000";
106 🖨
                  if A = '1' and mem < 2 then
107
                      Ef <= INIT;</pre>
108 :
                      mem := mem + 1;
109
                   elsif B = '1' and mem < 2 then
110 :
                      Ef <= OUVERT;</pre>
111 ;
                      mem := 0;
                   elsif C = '1' and mem < 2 then
112
                      Ef <= INIT;</pre>
113
114
                      mem := mem + 1;
115
                   elsif A = '1' and mem = 2 then
116 !
                      Ef \ll AL1;
117 :
                      mem := 0;
                   elsif B = '1' and mem = 2 then
118
119 :
                      Ef <= OUVERT;</pre>
120
                      mem := 0;
                   elsif C = '1' and mem = 2 then
121
122
                      Ef \ll Al1;
123
                      mem := 0;
124 !
                   else
                      Ef <= E 2;
125 ¦
126 🖒
                  end if;
127 !
               -- OUVERT state oooo
128 🖨
              when OUVERT =>
129
                Seg3 <= "0101";
                 Seq2 <= "0101";
130 !
```

```
131
                 Seq1 <= "0101";
132 ¦
                  Seq0 <= "0101";
133 🖨
                  if A = '1' then
134
                      Ef <= Init;</pre>
135 ¦
                  elsif B = '1' then
136
                      Ef <= Init;</pre>
                  elsif C = '1' then
137 '
138 ¦
                      Ef <= Init;</pre>
139
                  else
140 !
                      Ef <= OUVERT;</pre>
                  end if;
141 🖨
142
               -- Entree utilisateur 3 steps without good password
143 🖯
               when E0 =>
144 :
                 Seq3 <= temp3;
145
                 Seg2 <= "0000";
146
                  Seq1 <= "0000";
147
                  Seg0 <= "0000";
                 if A = '1' then
148 🖨
149
                      Ef <= E1;
150
                      temp2 := "0001";
151
                  elsif B = '1' then
152 :
                      Ef <= E1;
                      temp2 := "0010";
153
154 !
                  elsif C = '1' then
155 ¦
                      Ef <= E1;
156
                      temp2 := "0011";
157 :
                  else
158 ¦
                      Ef <= E0;
                  end if;
159 🖨
160 □
               when E1 =>
161
                 Seg3 <= temp3;
162
                  Seg2 <= temp2;</pre>
163
                  Seg1 <= "0000";
164
                  Seq0 <= "0000";
165 <del>Ö</del>
                  if A = '1' then
166
                      Ef <= E2;
167 i
                      temp1 := "0001";
168
                  elsif B = '1' then
169 :
                      Ef <= E2;
170
                      temp1 := "0010";
171 :
                  elsif C = '1' then
172 :
                      Ef <= E2;
173 i
                       temp1 := "0011";
174
                  else
175
                      Ef \ll E1;
176 🖨
                  end if;
177 🖯
               when E2 =>
178
                 Seq3 <= temp3;
179
                 Seg2 <= temp2;
180 :
                 Seg1 <= temp1;</pre>
181
                 Seq0 <= "0000";
182 🤝
                 if A = '1' and mem < 2 then
```

```
183 :
                      Ef <= INIT;</pre>
184
                      mem := mem + 1;
185
                   elsif B = '1' and mem < 2 then
186
                       Ef <= INIT;</pre>
187
                       mem := mem + 1;
188
                   elsif C = '1' and mem < 2 then
189
                        Ef <= INIT;</pre>
190
                        mem := mem + 1;
191 :
                   elsif mem = 2 then
192
                        Ef <= AL1;</pre>
193
                       mem := 0;
194
                   else
195
                       Ef <= E2;
196 !
                       mem := mem;
                   end if;
197 🖒
198
                 --- 2 step Alarme State when mem = 3
199 □
                 when AL1 =>
200 :
                   Seg3 <= "0001";
201
                   Seg2 <= "0100";
202 !
                   Seg1 <= "0000";
203 :
                   Seq0 <= "0000";
204 🖨
                   if C = '1' then
205 :
                       Ef \ll AL2;
206
                   else
207 1
                       Ef \leftarrow AL1;
208 🖨
                   end if;
209 🖨
                when AL2 =>
210 !
                   Seg3 <= "0001";
211 ¦
                   Seg2 <= "0100";
212
                   Seq1 <= "0000";
213 !
                   Seg0 <= "0000";
214
215 🖨
                   if B = '1' then
216 :
                       Ef <= INIT;</pre>
                   elsif A = '1' then
217
218 :
                       Ef \leftarrow AL1;
219 :
                   elsif B = '1' then
220
                      Ef <= AL1;
221 '
                   else
222 ¦
                       Ef \ll AL2;
223 🖨
                   end if;
224 🖨
          end case;
225 ¦
          printM <= mem;</pre>
226 end process;
227 
\bigcirc
 end Behavioral;
```

Générée par le diagramme 1.b).2.

3- Circuit complet

```
22 | library IEEE;
23 use IEEE.STD LOGIC 1164.ALL;
24 - entity Circuit complet is
25 Port ( CLK, RST: in std_logic;
       A,B,C: in std_logic;
26
27 !
              S AN: out std_logic_vector(7 downto 0);
              S: out std logic vector (7 downto 0));
28 ;
29 \(\hat{\text{e}}\) end Circuit complet;
30 @ architecture Behavioral of Circuit complet is
31 © component Debounce is
32 PORT (
33 CLK : IN STD LOGIC;
34
         button : IN STD LOGIC;
35 result : OUT STD_LOGIC);
36 @ end component;
37 🖯 component PulseGenerator is
38 Port ( CLK, RST: in std_logic;
         I: in std logic;
39 :
40
             X: out std logic);
41 ⊕ end component;
42 - component Digilock is
43 Port ( CLK, RST : in STD LOGIC;
44 A : in STD_LOGIC;
45
              B : in STD LOGIC;
46
              C : in STD LOGIC;
47 :
                Seg0, Seg1, Seg2, Seg3 : out std_logic_vector (3 downto 0));
48 🛆 end component;
49 © component DISP 7 SEG LAB4 is
50 PORT ( CLK : IN STD_LOGIC;
51 SEG 0 : IN STD_LOGIC_VECTOR(3 downto 0);
       SEG_1 : IN STD_LOGIC_VECTOR(3 downto 0);
SEG_2 : IN STD_LOGIC_VECTOR(3 downto 0);
SEG_3 : IN STD_LOGIC_VECTOR(3 downto 0);
52 !
53 !
54
55 i
          AN :
                        OUT STD LOGIC VECTOR (7 downto 0);
            SEVEN_SEG : OUT STD_LOGIC_VECTOR(7 downto 0));
56 :
57 end component;
        signal DA, DB, DC, DRST : std_logic;
        signal PA, PB, PC : std logic;
60
        signal tmp0, tmp1, tmp2, tmp3: std logic vector (3 downto 0);
61 | begin
        U2: DISP 7 SEG LAB4 port map ( SEG 0 => tmp0, SEG 1 => tmp1, SEG 2 => tmp2, SEG 3 => tmp3, CLK => CLK, SEVEN SEG => S, AN => S AN);
62 :
        U1: Digilock port map (A => PA, B => PB, C => PC, CLK => CLK, RST => DRST, Seq0 => tmp0, Seq1 => tmp1, Seq2 => tmp2, Seq3 => tmp3);
63
64 !
        P_C: PulseGenerator port map (I => DC, X => PC, CLK => CLK, RST => DRST);
        P B: PulseGenerator port map (I => DB, X => PB, CLK => CLK, RST => DRST);
65
        P A: PulseGenerator port map (I => DA, X => PA, CLK => CLK, RST => DRST);
66
67 :
        D RST: Debounce port map (button => RST, result => DRST, clk => CLK);
68
        D C: Debounce port map (button => C, result => DC, CLK => CLK);
69
        D B: Debounce port map (button => B, result => DB, CLK => CLK);
        D A: Debounce port map (button => A, result => DA, CLK => CLK);
71 end Behavioral;
```

Généré en connectant les différentes composantes du circuit comme sur la Figure 1.


2- Vérification du système

a) Choix de validation

Nous avons utilisé un test non exhaustif afin de valider individuellement tous les modules de notre circuit. Une fois tous les modules validés, nous avons procédé au test exhaustif du circuit complet. Le test nous exhaustif permet de tester les transitions entre les différents états définies en paramétrant l'intervalle de temps dans lequel le signal d'horloge change de 0 à 1 et en forçant des valeurs aux entrées voulues successivement par période d'horloge. Ainsi, nous pouvons observer le comportement du circuit et déterminer sa validité en fonction du comportement attendu.


b) Simulation

1- Module PulseGenerator:




2- Module Digilock

Séquence = INIT = > Entrée (Bon Code 1 fois) => OUVERT = > INIT




10

Séquence = INIT => Entré (3x mauvais code) => Alarme (C=>B) => INIT





Séquence = INIT => Entré (mauvais code => bon code) => OUVERT => INIT



3- Circuit complet (PulseGenerator et Digilock reliée seulement pas les autres modules)

Séquence = INIT => Entré (3xmauvais code) => Alarme => INIT





Séquence = INIT => Entré (2xmauvais code => Bon code) => OUVERT => INIT

c) Observations et validation

Après avoir effectué les simulations ci-dessus, nous pouvons constater que pour le test non-exhaustif (concept expliqué dans la section 2.a) du rapport) de chaque module, les différentes transitions d'état correspondent parfaitement aux résultats théoriques recherchés. Ainsi, puisque tous les modules sont valides, nous pouvons procéder au test non-exhaustif du circuit complet. Encore une fois, dans la simulation, le comportement du circuit complet en fonction de certains scénarios de transitions d'état correspond parfaitement aux résultats théoriques recherchés. Dans cette optique, nous pouvons affirmer que notre circuit est valide, car la simulation de ce dernier respecte les diagrammes d'état décrit définissant notre circuit et concorde parfaitement avec les résultats théoriques recherchés. Par conséquent, nos descriptions VHDL sont valides.

Grand Merci à M. Alexy et M. Jean-Baptiste pour votre aide lors des séances de lab. On vous souhaite un excellent été!

Sincèrement, Hamza Boukaftane Arman Lidder

^{*} Hors Contexte

Index des commentaires

- 4.1 Ici la séquence CCB ne permet pas de sortir de l'alarme, pourtant elle contient "CB"
- 5.1 Ici vous restez dans E1 si I = 0, donc ca ne corresponde pas a votre diagrame.