Lab3_Ram

金泽文 PB15111604

实验目的:

理解有限状态机。

实验内容:

实验功能要求


- 综合利用三次实验的结果,完成以下功能:
 - 通过例化,向ram中0地址到13地址存入14个数,比如 10-23;向ram中100地址到106地址存入7个数,比如 0~6,分别代表运算符,向ram 107地址写入-1
 - 运算控制:
 - 从ram 0地址开始的地方取两个数,从ram 100地址开始的地方取一个运算符,计算之后,把结果存入ram地址200
 - 从ram 2地址开始的地方取两个数,从ram 101地址开始的地方取一个运算符,计算之后,把结果存入ram地址201
 -
 - 如果取出操作符为-1,则结束。

实验要求

- 使用状态机或分频clk,或联合使用这两种 技术控制运算过程(数据读取,计算,数 据写入),每部加法运算所用时钟数不允 许超过五个。
- 仿真激励文件模块只允许出现clk和rst信号 输入。
- 本次实验依据运算所用周期数进行评分, 周期越多分越低。

实验结果:

按要求完成。仿真结果如图:



实验分析与设计:

ALU 模块完全同于上次实验。

Regfile 完全同于上次实验。

Top 不同于上次,这次只调用模块,无其他控制功能。

Control 不同于上次。详细说一下 control:

首先,分为4个周期,用current_state,next_state表示现态,次态。

用 is_on 控制是否继续,通过判断读入数据是否为-1 以及现态是否为 SO 控制。

对于从 ram 读入数据的地址 addr base number, 在 S1, S2 阶段分别加一,

对于从 ram 读入数据,分别在 S0, S1 阶段读入。

对于写入 reg, 通过地址 addr to reg, 在 S1 时为 0, 在 S2 时为 1,

对于写寄存器使能 we_reg,根据 S1 到 S2 的上升沿时得到的 S1 的地址 0, S2 到 S3 的上升沿得到的地址 1, 写入对应寄存器。

S3 时得到 alu 得到结果。

并且在S3下降沿we ram 赋值1,写入ram。

意见建议:

无

附录:

ALU 部分:

```
module ALU(
                                                        55%
   input signed [31:0] alu_a,
2
   input signed [31:0] alu_b,
3
   input [4:0] alu_op,
4
   output reg [31:0] alu_out
6
8
   parameter A_NOP = 5'h00;
   parameter A_ADD = 5'h01;
10
               A SUB = 5'h02;
   parameter
11
   parameter
               A AND = 5'h03;
12
               A OR = 5'h04;
   parameter
13
   parameter A XOR = 5'h05;
14
   parameter
               A NOR = 5'h06;
15
16
   always@(*)
17
   begin
18
       case(alu op)
19
       A NOP:
                alu out = 0;
20
               alu out = alu a + alu b;
       A ADD:
21
       A SUB:
               alu_out = alu_a - alu_b;
22
       A_AND: alu_out = alu_a & alu_b;
23
       A_OR: alu_out = alu_a
                                  alu b;
24
       A XOR: alu_out = (~alu_a & alu_b) | (alu_a & ~alu_b);
25
               alu_out = ~(alu_a
       A NOR:
                                     alu b);
26
       endcase
27
   end
28
29
   endmodule
```

Top 部分:

```
1
    `timescale 1ns / 1ps
 2
 3
   module top(
   input clk,
 4
 5
   input rst n
 6
 7
   wire [31:0] alu out, r1 dout, r2 dout, ram out;
 8
   wire [7:0] addr_ram_out, addr_save, addr_to_reg;
9
   wire we_ram, we_reg;
10
11
   reg [4:0] r1 = 0, r2 = 1;
12
13
   ALU ALU1(r1_dout, r2_dout, ram_out, alu_out);
   REG FILE REG FILE1(clk, rst_n, r1, r2, addr_to_reg,
14
        ram_out, we_reg, r1_dout, r2_dout);
   ram ram1(clk, we ram, addr save, alu out, clk,
15
        addr_ram_out, ram_out);
   control control1(clk, rst_n, ram_out, addr_ram_out,
16
        addr_save, addr_to_reg, we_ram, we_reg);
17
18
19 endmodule
```

Regfile 部分:

```
regs[11] <= 32'b1;
 1 module REG FILE(
                                                      28
   input
                     clk.
                                                      29
                                                                  regs[12] <= 32'b1;
   input
                                                      30
                                                                  regs[13] <= 32'b1;
                     rst,
   input
            [4:0]
                     r1_addr,
                                                      31
                                                                  regs[14] <= 32'b1;
   input
             [4:0]
                     r2 addr.
                                                      32
                                                                  regs[15] <= 32'b1;
   input
            [4:0]
                     r3 addr.
                                                      33
                                                                  regs[16] <= 32'b1;
            [31:0]
   input
                     r3 din,
                                                      34
                                                                  regs[17] <= 32'b1;
   input
                     r3 wr
                                                      35
                                                                  regs[18]
                                                                           <= 32'b1;
   output
                                                                  regs[19] <= 32'b1;
            [31:0]
                     r1 dout,
                                                      36
10
    output
            [31:0]
                     r2_dout
                                                      37
                                                                  regs[20] <= 32'b1;
11
                                                      38
                                                                  regs[21] <= 32'b1;
12
                                                                  regs[22] <= 32'b1;
13
    reg [31:0]
                regs[31:0];
                                                      40
                                                                  regs[23] <= 32'b1;
14
                                                      41
                                                                  regs[24] <= 32'b1;
15
    always @(posedge clk or posedge rst) begin
                                                      42
                                                                  regs[25] <= 32'b1;
16
                                                      43
                                                                  regs[26] <= 32'b1;
        if (rst) begin
                                                                            <= 32'b1;
17
            regs[0] <= 32'b1;
                                                      44
                                                                  regs[27]
18
            regs[1] <= 32'b1;
                                                                  regs[28] <= 32'b1;
19
            regs[2] <= 32'b1;
                                                                  regs[29] <= 32'b1;
                                                                  regs[30] <= 32'b1;
20
            regs[3] <= 32'b1;
                                                      47
            regs[4] <= 32'b1;
21
                                                                  regs[31] <= 32'b1;
22
            regs[5] <= 32'b1;
23
                                                      50
            regs[6] <= 32'b1;
                                                              else if (r3 wr)begin
24
            regs[7] <= 32'b1;
                                                      51
                                                                  regs[r3 addr] <= r3 din;</pre>
25
            regs[8] <= 32'b1;
                                                      52
            regs[9] <= 32'b1;
26
                                                      53
27
            regs[10] <= 32'b1;
                                                      54
28
            regs[11] <= 32'b1;
                                                          assign r1 dout = regs[r1 addr];
29
            regs[12] <= 32'b1;
                                                      56
                                                          assign r2 dout = regs[r2 addr];
30
            regs[13]
                     <= 32'b1;
                                                      57
                                                          endmodule
31
            regs[14] <= 32'b1;
32
            regs[15] <= 32'b1;
            nage [16]
```

Control:

```
timescale 1ns / 1ps
                                                                                                                                         current_state <= next_state;</pre>
      module control(
                                                                                                                             always@(posedge clk,negedge rst_n) begin
    if(~rst_n)
      input clk,
      input rst_n,
input [31:0] ram_out,
                                                                                                                                    addr_base_number <= 0;
else if(current_state == s1||current_state == s0
addr_base_number <= addr_base_number + 1;
     output reg [7:0] addr_ram_out,
output reg [7:0] address2,
output reg [7:0] address3,
      output reg we_ram,
      output reg we_reg
                                                                                                                             always@(posedge clk,negedge rst_n) begin
    if(~rst_n)
    addr_to_reg <= 0;</pre>
reg [1:0] current_state = 0, next_state = 1;
reg [7:0] addr_base_number = 0, addr_op = 8'd100, addr_save = 8'd200,
                                                                                                                                   else if(current_state
                                                                                                                                                                        s0)
                                                                                                                                   addr_to_reg <= 0;
else if(current_state</pre>
      addr_to_reg = 0;
parameter s0 = 2'd0, s1 = 2'd1, s2 = 2'd2, s3 = 2'd3;
                                                                                                                                        addr_to_reg <= 1;
      reg is_on = 1;
      always@(posedge clk,negedge rst_n) begin
    if(~rst_n)
                                                                                                                            always@(*) begin
   address3 = addr_to_reg;
end
            is_on <= 1;
else if(current_state == s3 && ram_out == 32'hffffffff)</pre>
                 is_on <= 0;
                                                                                                                             always@(posedge clk,negedge rst_n) begin
   if(~rst_n)
                                                                                                                                   addr_op <= 8'd100;
else if(current_state == s2)
      always@(*) begin
  case(current_state)
                                                                                                                                       addr_op <= addr_op + 1;
                 s0: next_state = s1;
s1: next_state = s2;
s2: next_state = s3;
s3: next_state = s0;
                                                                                                                            always@(posedge clk,negedge rst_n) begin
    if(~rst_n)
                                                                                                                                  addr_save <= 8'd200;
else if(current_state ==
                  default: next_state = s0;
                                                                                                                                                                        s3)
                                                                                                                                      addr_save <= addr_save + 1;
                                                                                                                            always@(posedge clk,negedge rst_n) begin
    address2 = addr_save;
end
       always@(posedge clk,negedge rst_n) begin
    if(~rst_n)
            current_state <= 0;
else if(is_on)</pre>
                current_state <= next_state;
```

```
always@(*) begin
if(~rst_n)
              addr_ram_out = 0;
              case(current_state)
                   s0: addr_ram_out = addr_base_number;
                       addr_ram_out = addr_base_number;
                   s2: addr_ram_out = addr_op;
                       addr_ram_out = addr_base_number;
              default: addr_ram_out = 0;
      always@(negedge clk,negedge rst_n) begin
          if(~rst_n)
              we_ram = 0;
              case(current_state)
                  s0: we_ram = 0;
                   s1: we_ram = 0;
                  s2: we_ram = 0;
                  s3: we_ram = 1;
                  default: we_ram = 0;
      always@(posedge clk,negedge rst_n) begin
          if(~rst_n)
              we_reg = 0;
              case(current_state)
114
                  s0: we_reg = 0;
                  s1: we_reg = 1;
s2: we_reg = 1;
                  s3: we_reg = 0;
                  default: we_reg = 0;
120
121
122
      endmodule
```

Testfile: