实验目的:


- 实现简单 ALU
- •同时,通过这个实验,复习 Verilog 语法,ISE 开发环境,仿真过程,为后续实验做准备。

实验内容:

- ·设计一算数运算单元 ALU, 按如下要求:
 - -采用纯组合逻辑设计
 - -32 位宽
 - -完成指定运算功能
- 使用模块调用完成一下运算 调用 ALU 输出斐波那契数列中的 16 调用 N 次

实验结果:

按要求完成。



仿真结果在一张图中给出。

第一段为输出斐波那契16部分;

后面依次为按 ppt 给出的运算顺序得出的结果:

操作数分别为 alu_a,alu_b,对应结果为 alu_out。

实验分析:

- ppt 已给出模块定义部分的代码,针对对应的操作符,只需要简单的位运算即得。
- 而 top 模块,只需要写出调用 4 次即可。

意见建议:

作为本学期第一次实验,个人感觉十分恰当!

附录:

• 代码:

ALU 部分:

```
`timescale 1ns / 1ps
 1
 2
 3 module ALU(
 4 input signed [31:0] alu a,
 5 input signed [31:0] alu b,
 6 input [4:0] alu op,
 7 output reg [31:0] alu_out
8
       );
10 parameter A NOP = 5'h00;
11 parameter A ADD = 5'h01;
12 parameter A_SUB = 5'h02;
13 parameter A_AND = 5'h03;
14 parameter A_OR = 5'h04;
15 parameter A_XOR = 5'h05;
16 parameter A_NOR = 5'h06;
17
18 always@(*)
19 begin
20
      case (alu_op)
        A NOP: alu_out = 0;
21
        A ADD: alu out = alu a + alu b;
22
        A SUB: alu out = alu a - alu b;
23
24
        A_AND: alu_out = alu_a & alu_b;
25
        A_OR: alu_out = alu_a | alu_b;
26
        A_XOR: alu_out = (~alu_a & alu_b) | (alu_a & ~alu_b);
        A_NOR: alu_out = ~(alu_a | alu_b);
27
28
         endcase
29 end
30 endmodule
```

Top 部分:

```
1 'timescale 1ns / 1ps
 2
 3 module top(
 4 input [31:0] alu a,
 5 input [31:0] alu b,
 6 input [4:0] alu op,
 7 output [31:0] result
8
        );
9
10 wire [31:0] alu out1, alu out2, alu out3;
11
12 ALU ALU1(alu a, alu b, alu op, alu out1);
13 ALU ALU2(alu out1, alu b, alu op, alu out2);
14 ALU ALU3 (alu out2, alu out1, alu op, alu out3);
15 ALU ALU4(alu out3, alu out2, alu op, result);
16
17 endmodule
```

仿真部分:

```
1 `timescale 1ns / 1ps
  2
  3
  4
  5 module lab_f;
  6
  7
        // Inputs
  8
        reg [31:0] alu_a;
  9
       reg [31:0] alu_b;
       reg [4:0] alu_op;
 10
 11
       // Outputs
 12
 13
       wire [31:0] result;
 14
       // Instantiate the Unit Under Test (UUT)
 15
 16
       top uut (
           .alu a(alu a),
 17
           .alu b(alu b),
 18
 19
           .alu_op(alu_op),
 20
           .result(result)
 21
        );
 22
 23
       initial begin
          // Initialize Inputs
 24
 25
          alu a = 0;
          alu b = 0;
 26
 27
          alu op = 0;
 28
          // Wait 100 ns for global reset to finish
 29
 30
          #100;
 31
          // Add stimulus here
 32
 33
 34
        end
 35
36 endmodule
```