

CLOCK_CORE 时钟核心板

PCB 设计流程（4 层板方案）

项目	CLOCK-master / CLOCK_CORE v1.0	板框	70 × 60 mm（Edge.Cuts 矩形）
规模	117 元件 / 53 有效网络	Git 版本	badfc51
数据快照	CLOCK_CORE.kicad_pcb 最后保存于 2026-09-13 07:10:42 （文件仍被 KiCad 打开，坐标类数据以该时刻为准）		
修订	v1.1 2026-09-13 叠层定为 JLC04161H-3313，50Ω 线宽改用嘉立创计算器结果 0.15mm；更正 v1.0 中“3313 / 0.2104mm / ϵ_r 4.2”的错误标注（0.2104mm 实为 7628）；CAP_PLL/CAP_DIG 从 LOOP 类拆出		
	v1.2 2026-09-13 新增 A3 网络类分配规则（17 条，已对网络表验证）；更正参考路径：OCXO 经网络 RF 接 U5 XO_P，PRIREF_P 为 J1/RF9 外部参考；VCTRL/VREF 归入 LOOP；CLK_OUT 补入耦合电容后的 RF1~8-SIG		
	v1.3 2026-09-13 原理图网络规范命名（19 个自动名加标签，RF→OCXO_OUT，PLL_PG→PDN）；A3 规则同步为 16 条并新增命名约定		

0. 本文定位与当前基线

本文是 CLOCK_CORE 从**当前状态**（原理图已完成、元件已摆放、未布线未铺铜）走到**出板打样**的执行流程，按已确定的 **4 层叠层**方案展开。它不是通用 SOP，每一步的参数和检查项都来自本工程的实际数据。

0.1 当前基线

项目	现状	说明
板框	70 × 60 mm 矩形	已定义，4 个 MountingHole（H2~H5）
层数	4 层（F.Cu / In1.Cu / In2.Cu / B.Cu）	已设为 JLC04161H-3313（预浸料 0.0994/0.0994 mm）
布线	0 段走线 / 0 个过孔 / 0 处铺铜	布线尚未开始
元件	117 个，其中 5 个在板框外	布局尚未收敛，见附录 B
网络	53 个有效 + 11 个未连接	未连接多为 U5 的 NC / 备用引脚
Net class	7 个（Default、CLK_OUT、LDO_CAP、LOOP、PWR、PWR_HI、REF_IN）	分配规则 3 条
网络名同步	原理图已改名，PCB 仍为旧名	在 PCB 编辑器执行 F8 从原理图更新
核心器件	U5 LMK5B12204、U1/U2 双 OCXO、U3/U4 TPS7A5201	—
输出	4 对差分 → 8 路各自 AC 耦合 + 49.9Ω 端接 → 8 个 IPEX	决定了阻抗目标是 单端 50Ω ，见阶段 C

0.2 开工前必须先解决的三件事

- ##### ① 叠层：已完成

工程已改为 4 层 JLC04161H-3313，阻抗控制标记已勾选，网络类已建立。剩余工作是按 A3 填写网络类分配规则。
- ##### ② U1 与 U2 两个 OCXO 封装物理重叠

U1（OCXO_20x20，焊盘范围 16.8×16.8mm）与 U2（DOPFITKR2-10M，20.6×20.6mm）中心距仅 **3.48 mm**，两者必然重叠。**需确认这是否为“二选一兼容贴装位”的有意设计。**若是，应在装配图和 BOM 中明确标注“二选一”，并确认两者焊盘不会互相短接；若不是，则是布局错误，必须分开。
- ##### ③ 5 个元件仍在板框外

包括 U3（+3.3V LDO）及其整组外围、部分 U5 去耦电容，以及安装孔 H3 / H4。布局收敛（阶段 B）必须先把它们放回板内，否则后续所有距离与阻抗工作都没有意义。

1. 总流程与关卡



图 1 七个阶段与六道关卡。关卡 (◇) 是“不通过就不许往下走”的检查点——时钟板返工代价高，关卡的意义在于把错误挡在打样之前。

2. 阶段 A: 叠层与设计规则定义

为什么放在最前: 叠层决定参考平面的位置, 参考平面决定阻抗与回流; 线宽、间距、过孔尺寸都是叠层的下游产物。先画线再改叠层, 等于全部重来。

JLC04161H-3313（免费叠层，成品 1.56mm±10%，阻焊 0.015mm εr3.8）

L1 信号 / 元件面	0.035 mm	时钟走线、去耦、IPEX 输出
预浸料 3313	0.0994 mm	εr 4.1 ← 决定 50Ω 线宽的关键尺寸
L2 GND 完整平面	0.0152 mm	整片铺地，严禁切割
芯板 FR4	1.265 mm	εr 4.6
L3 电源平面	0.0152 mm	按 +5V / +3.3V / OCXO_VCC 分割
预浸料 3313	0.0994 mm	εr 4.1
L4 信号 / 底面元件	0.035 mm	VDDO 背面去耦、控制信号

嘉立创阻抗计算器：L1 单端 50Ω，参考 L2，含阻焊

叠层	模式	50Ω 线宽	
JLC04161H-3313	单端微带（外层）	0.1509 mm	
JLC04161H-3313	共面单端，铜距 0.30	0.1494 mm	
JLC04161H-7628	单端微带（外层）	0.3586 mm	
JLC04161H-7628	共面单端，铜距 0.30	0.3345 mm	

取 CLK_OUT / REF_IN 线宽 0.15 mm、间距 0.30 mm：共面与微带差 1%，铺铜距离取 0.30mm 即可按微带处理。
7628 下铺铜对阻抗影响达 7%，且线宽是 3313 的 2.4 倍，无法从 0.5mm pitch QFN 直接出线。

图 2 JLC04161H-3313 叠层与嘉立创阻抗计算器结果。L1 以 L2 为参考面，0.0994mm 预浸料是阻抗的决定尺寸。

A1 设置叠层

KiCad → 文件 → 电路板设置(Board Setup) → 板层堆叠(Physical Stackup)
层数: 4 → L1 / L2(GND) / L3(PWR) / L4
介质1/3 PrePreg 3313 0.0994mm εr 4.1 Loss 0.02
介质2 Core 1.265mm εr 4.6 Loss 0.02
铜厚 外层 0.035 / 内层 0.0152; 阻焊 0.015mm εr 3.8
勾选“阻抗控制”: 不要点“调整电介质厚度”(会改掉 0.0994); 总厚显示约 1.594mm 属正常

下单时叠层必须显式选择 JLC04161H-3313

- “无要求”虽然免费，但实际按 7628 压板（预浸料 0.2104mm），按 3313 设计的 0.15mm 线会变成约 75Ω（估算）。
- JLC04161H-3313A 是两张 3313 叠成 0.2064mm，300 元起，50Ω 线宽 0.345mm，与本设计不符。
- 截至 2026-09-13 的下单页：无要求 / 7628 / 3313 免费，1080 为 100 元起，其余 300 元起。价格规则会变，下单时以页面为准。

层分工（本板）

- L1：全部时钟走线、U5 去耦、OCXO、IPEX 输出。时钟信号不允许换层。
- L2：整片 GND，不开槽、不走一根线。这是全板相噪的地基。
- L3：电源平面，按 +5V / +3.3V / 3.3V_OCXO / OCXO_VCC 分割。7 路 VDDxx 磁珠支路仍在 L1 就近完成。
- L4：VDDO 背面去耦（见上一份评审）、I²C/STATUS 等控制信号、少量跳线。

A2 建立 net class

当前只有一个 Default (0.2mm)。在 3313 叠层下 0.2mm 比 50Ω 线宽宽 33%，阻抗约 43Ω（以计算器结果为锚点估算），8 路时钟输出不能沿用。建议按下表细分：

Net class	包含网络	线宽	间距	过孔	依据
CLK_OUT	OUT0_P/N ~ OUT3_P/N，及耦合电容后到 IPEX 的 OUTx_P/N_RF (共 16 个网络)	0.15 mm	≥0.30mm (3×h)	不换层	单端 50Ω；间距拉开以避免 P/N 互耦改变阻抗
REF_IN	OCXO_OUT (→XO_P)、PRIREF_P (J1/Rf9 外部参考)、OCXO_MON / OCXO_MON_RF 监测支路	0.15 mm	≥0.30mm	不换层	参考时钟路径，按 50Ω 同等对待
LOOP	LF1、LF2、VCTRL、VREF、R15 滑动端	0.25 mm	≥0.3mm	LF1/LF2 禁止；VCTRL/VREF 可用	高阻抗/调谐敏感节点。C30/C31 留在 L1 紧贴引脚；VCTRL 上的噪声会直接调制 OCXO 频率
LDO_CAP	CAP_PLL1/2、CAP_DIG	0.4 mm	0.2mm	0.6/0.3，允许	内部 LDO 输出电容，属低阻抗节点；上边拥挤时可放背面过孔正对引脚
PWR	VDDIN、VDDXO、VDDPLL1/2、VDDDIG、VDDO0_1、VDDO2_3	0.5 mm	0.2mm	0.6/0.3	磁珠支路，短而宽
PWR_HI	+5V、+3.3V、3.3V_OCXO、OCXO_VCC、CN1→F1 输入段	0.8 mm	0.25mm	0.8/0.4，多打	主干电流大，OCXO 加热电流尤其
Default	其余 (I ² C、STATUS、GPIO)	0.2 mm	0.2mm	0.6/0.3	沿用现值即可

表中空白的过孔尺寸会继承 Default (0.6/0.3mm)。PWR_HI 建议把过孔填为 0.8/0.4mm，其余类可保持空白。

A3 网络类分配（匹配规则）

网络类只是“一组规则”，必须再通过**网络类分配**告诉 KiCad 哪些网络属于哪一类，否则所有网络仍按 Default 处理。

KiCad → 文件 → 电路板设置 → 设计规则 → 网络类 → 下方"网络类分配"

1. 点左下角 + 新增一行：左列"匹配规则"填模式，右列下拉选网络类

2. 按下表填完 16 行，点"确定"（已填过的行保留即可）

3. 验证：检查 → 网络检查器(Net Inspector)，按"网络类"列排序逐项核对

#	匹配规则（照抄）	网络类	实际命中的网络	说明
1	/LMK5B12204/OUT*	CLK_OUT	OUT0_N、OUT0_P、OUT1_N、OUT1_P、OUT2_N、OUT2_P、OUT3_N、OUT3_P (8)	U5 输出引脚 → AC 耦合电容
2	/SIGNAL/OUT*_RF	CLK_OUT	OUT0_N_RF、OUT0_P_RF、OUT1_N_RF、OUT1_P_RF、OUT2_N_RF、OUT2_P_RF、OUT3_N_RF、OUT3_P_RF (8)	AC 耦合电容 → 49.9Ω → IPEX (RF1~RF8)
3	OCXO_OUT	REF_IN	OCXO_OUT (1)	OCXO 输出 → U5 XO_P (pin31)
4	/OCXO/OCXO_MON*	REF_IN	OCXO_MON、OCXO_MON_RF (2)	R13 1kΩ → C9 → RF10 监测口 (OCXO_MON、OCXO_MON_RF)
5	/LMK5B12204/PRIREF_P	REF_IN	PRIREF_P (1)	外部参考 J1(SMA)/RF9 → U5 PRIREF_P (pin6)
6	LF?	LOOP	LF1、LF2 (2)	PLL 环路滤波
7	VCTRL	LOOP	VCTRL (1)	OCXO 压控调谐电压
8	VREF	LOOP	VREF (1)	OCXO 基准电压 → R15 电位器
9	/OCXO/VCTRL_ADJ	LOOP	VCTRL_ADJ (1)	R15 滑动端 → R14
10	CAP_*	LDO_CAP	CAP_DIG、CAP_PLL1、CAP_PLL2 (3)	U5 内部 LDO 输出电容
11	VDD*	PWR	VDDDIG、VDDIN、VDDO0_1、VDDO2_3、VDDPLL1、VDDPLL2、VDDXO (7)	7 路磁珠后电源
12	+5V	PWR_HI	+5V (1)	保险丝后 +5V
13	+3.3V	PWR_HI	+3.3V (1)	U3 输出
14	3.3V_OCXO	PWR_HI	3.3V_OCXO (1)	U4 输出 (经 R20 可改供 OCXO，默认 DNP)
15	OCXO_VCC	PWR_HI	OCXO_VCC (1)	OCXO 供电：默认经 R19 0Ω 取自 +5V
16	/POWER/+5V_IN	PWR_HI	+5V_IN (1)	CN1 输入 → F1 保险丝

“实际命中的网络”一列由脚本对原理图网表 (kicad-cli 导出) 逐条匹配生成：16 条规则无重叠，每个目标网络恰好命中一次。规则同时按通配和正则两种方式验证过，不会误中其他网络。

写法要点

• 匹配的是整个网络名，不是"包含"。要写 VDD*，只写 VDD 一个也匹配不到。

• * 匹配任意长度，? 匹配一个字符。LF? 只命中 LF1/LF2；/OCXO/OCXO_MON* 同时命中 OCXO_MON 与 OCXO_MON_RF。

• 层次标签的网络名带圈页前缀，如 /LMK5B12204/OUT0_P；全局标签和电源符号没有前缀，如 VDDIN、+3.3V。不确定时以网络检查器里显示的名字为准。

• 括号、+、. 直接照抄即可，不需要转义。

网络已规范命名（2026-09-13）

原理图中原有 19 个 KiCad 自动命名网络（Net(...)）已全部加上局部标签，另将误导性的 RF 改为 OCXO_OUT、PLL_PG 改为 PDN（它实际连接 U3 PG 与 U5 PDN 引脚）。改名前后用 kicad-cli 导出网表逐网络比对，连接关系完全一致，ERC 由 7 条降为 6 条。规则因此不再依赖"位号-引脚"自动名，重新编号也不会失效。

PCB 需执行"工具 → 从原理图更新 PCB (F8)"，新网络名才会同步到电路板。

命名约定

类别	规则	示例
时钟输出	源信号名 + 链路位置后缀	OUT0_P → OUT0_P_RF（耦合电容之后）
参考时钟	器件功能 + 用途	OCXO_OUT、OCXO_MON、OCXO_MON_RF
LDO 辅助节点	LDO_ + 输出轨 + 引脚功能	LDO_3V3_FB、LDO_OCXO_NR、LDO_OCXO_PG
控制信号	与芯片引脚功能同名	PDN、SYNCRN、HW_SW_CTRL
电源	+ 电压 [+ _用途]	+5V_IN（保险丝前）
通用	全大写、下划线分隔；差分用 _P/_N；单图页内网络用局部标签，跨页用层次/全局标签	

未分配、按 Default 处理的网

络： /DEBUG/SCL、 /DEBUG/SDA、 /LMK5B12204/HW_SW_CTRL、 /LMK5B12204/PDN、 /LMK5B12204/SYNCRN、 /POWER/LDO_3V3_FB、 /POWER/LDO_3V3_NR、 /POWER/LDO_OCXO_FB、 /POWER/GND、 STATUS0、 STATUS1。其中 GND 走平面与铺铜；U3/U4 的 FB 与 NR/SS 是 LDO 噪声敏感节点，线宽用默认即可，但要短且远离时钟线。

关于输出阻抗目标的判定依据


SIGNAL 图页中，每路输出都是 OUTx_P/N → 100nF AC 耦合 → 49.9Ω 对地 → 独立 IPEX 座（共 8 组 C1~C8 / R1,R2,R4,R5,R7,R8,R10,R11，另有 R3/R6/R9/R12 标为 DNP 的预留位）。49.9Ω 对地端接说明每条线是按独立的 50Ω 单端链路使用的，而非 100Ω 差分负载。因此阻抗目标定为单端 50Ω，且同一对的 P/N 之间应拉开间距（建议 ≥3 倍介质厚度），避免紧耦合把奇模阻抗拉低造成失配；同时两条线仍需等长以保持差分对称性。

若实际打算把 P/N 作为真差分对送入远端 100Ω 接收机，则端接方式与阻抗目标都要改，请在阶段 A 就确认 LMK5B12204 的输出格式配置（LVDS / HCSL / LVPECL）与外部负载形式。

G1 叠层与规则冻结 通过条件：① 叠层已设为 JLC04161H-3313（已完成）；② 网络类建立并完成指派；③ CLK_OUT / REF_IN 线宽 0.15mm 与嘉立创计算器一致（微带 0.1509 / 共面 0.1494）；④ 已确认输出格式与端接方式。

3. 阶段 B：布局收敛

板框外（需收回）



箭头 = 期望的信号流向：电源 → OCXO → LMK5B12204 → 输出

红边元件 = 当前仍在板框外（5 个）

图 3 整板俯视（2026-09-13 07:10:42 快照，1:1）。颜色按原理图分页；红框元件仍在板外。虚线区为建议的功能分区，箭头为期望的信号流向。

布局的唯一目标：让信号流向在物理上也成立。本板的链路是 CN1 +5V → U3/U4 LDO → OCXO → LMK5B12204 → 8 路 IPEX，布局应让这条链路在板上走直线，而不是来回折返。

B1 把板外元件收回（阻塞项）

当前 5 个元件在板框外，必须先归位。其中三组要按不同原则处理：

组	元件	归位原则
+3.3V LDO 组	U3 及 C16~C22、R16~R20	整组一起搬到板内电源区，保持 U3 与其输出电容的相对位置不变（LDO 的输出电容距离影响环路稳定性）
U5 去耦	C32、C33、C44、C48、C52、FB1、FB5 等	直接按上一份评审的建议布局归位到 U5 对应边，不要先随便放再调
安装孔	H3、H4	移到板内四角，与 H2、H5 形成矩形；孔周围按结构件要求留禁布区

B2 摆放顺序

按“约束最强的先放”排序，每一步放完即锁定（KiCad 中选元件 → 属性 → 勾选“锁定”）：

步	对象	约束来源与要点
1	结构件：H2~H5、CN1、J1、J3、10 个 IPEX	由外壳/线缆决定，自由度最低。IPEX 已分为左（RF5~8）右（RF1~4）两组，与 U5 的左右输出边对应，这个安排是合理的，予以保留
2	U2（或 U1）OCXO	体积最大（20.6mm）、发热、对机械应力与气流敏感。远离 LDO 热源与板边应力区；先确认 B0 的二选一问题
3	U5 LMK5B12204	放在 OCXO 与输出座之间，使参考输入短、8 路输出对称外扇
4	U3 / U4 LDO 及其输入输出电容	靠近 CN1 入口，远离 OCXO 与 U5 的敏感区；注意 TPS7A5201 的散热焊盘需要铺铜与过孔
5	U5 的 7 路磁珠与去耦	按上一份评审的分边方案落位，这是本阶段耗时最长的一步
6	输出 AC 耦合与端接（C1~C8、8 颗 49.9Ω）	端接电阻应靠近 IPEX 座而非 U5，使 50Ω 线尽量长地保持受控阻抗后再端接
7	调试件：R15 电位器、TP1/TP2、H1、R26/R27 上拉	最后放，可让位；测试点需人手可及

OCXO 的两条额外约束

- 热：**OCXO 自带恒温槽，持续发热且怕外部温度扰动。不要把 LDO（U3/U4 是主要热源）紧贴它放，也不要让它正对散热风道；四周留出均温空间。
- 应力：**晶体对板弯应力敏感。避免把 OCXO 放在靠近安装孔/板边的高应力区，尤其不要放在两个安装孔连线的中点附近。

G2 布局评审 通过条件：① 板框外元件 = 0；② U1/U2 重叠问题已裁决；③ 去耦距离脚本复核，>3mm 的数量为 0；④ 3D 视图确认连接器插拔空间与 OCXO 高度无干涉；⑤ 相噪相关摆位（OCXO、U5、环路滤波、去耦）全部锁定。

4. 阶段 C：布线

布线顺序： 先定"回流的地"，再走"最敏感的信号"，最后才是电源与控制

1

GND 与平面
L2 整片铺地；U5 中心 EP 的 25 个过孔先打

最先做，后面所有回流都依赖它

2

OCXO → U5 XO 输入
OCXO_OUT → XO_P (pin31)：最短、全程 L1、下方 L2 连续

相噪起点，容不得绕行

3

PLL 环路滤波 LF1/LF2
走线 <2mm，下方禁止任何穿越

高阻抗节点，最敏感

4

8 路时钟输出
单端 50Ω (w≈0.15mm)，同对 P/N 等长，全程 L1

出错代价最高，先于电源布

5

电源
L3 按域分割；磁珠→去耦→引脚 路径短而宽

电流大，但对位置不敏感

6

控制与调试
I²C、STATUS、GPIO 可走 L4，避开时钟区

最后布，可让路

图 4 布线优先级。原则是“先铺回流的地，再走最敏感的信号”——把最难的留到最后，通常意味着最后只剩最差的路径可选。

C1 逐类规则

类别	规则	禁止	验收
GND	L2 整片；U5 中心 EP 的 25 个过孔全部打通到 L2；每颗去耦电容接地端就近打独立地过孔	L2 上走任何信号；EP 过孔用热焊盘连接	L2 目视无缝、无孤岛
参考时钟 OCXO_OUT / PRIREF_P	OCXO_OUT → U5 XO_P (pin31) 走最短路径，全程 L1，下方 L2 连续；外部参考 PRIREF_P 自 J1/RF9 引入，同样按 50Ω 处理	换层、绕行、与输出线平行	走线长度记录在案
OCXO 调谐 VCTRL/VREF	C13 紧贴 OCXO 的 VCTRL 引脚；R15→R14→VCTRL 走线远离时钟与电源	与时钟线、LDO 走线平行	下方平面完整
环路滤波 LF1/LF2	走线 <2mm；电容紧贴引脚；接地端独立过孔	任何过孔；下方有走线穿越；与 OUT 线相邻	长度 <2mm 且下方平面完整
时钟输出 OUT0~3 共 8 条	线宽 0.15mm 全程恒定、铺铜距离 ≥0.30mm；同对 P/N 等长 (建议 ≤0.5mm 误差)；端接电阻靠近 IPEX；全程 L1	换层、经过孔、线宽突变、跨越 L2 任何不连续处、与控制线平行走长段	阻抗线宽核对 + 等长报告
磁珠电源 VDDxx	+3.3V → 磁珠 → 去耦 → 引脚，路径短而宽；每路独立不共用	七路在磁珠后再互相连通	网络连通性目视
主干电源	L3 平面分割供电；LDO 输入输出用宽线/覆铜	分割边界压在时钟走线正下方	见阶段 D 的跨分割检查
I ² C / STATUS	可走 L4；SDA/SCL 上拉 (R26/R27) 靠近主控端	穿过 OCXO 或 U5 的敏感区	DRC 通过即可

时钟线不换层，是单板最该守住的一条

每个过孔都会在 L2 平面上开一个反焊盘孔，时钟线换层意味着回流必须绕过这个孔或另找路径。本板 8 路输出全部位于 U5 与板两侧 IPEX 之间，**L1 上完全走得通**，没有换层的必要。若某条线实在绕不过去，宁可调整元件位置，也不要打过孔。

C2 等长的处理

同一对的 P/N 最终去往两个独立的 IPEX 座，位置未必对称，因此等长需要主动调整。KiCad 中： 布线 → 调整差分对长度 / 调整单根走线长度 。蛇形走线的摆幅不要过密（建议间距 ≥3 倍线宽），否则自耦合会改变局部阻抗——本板输出频率与长度差带来的相位误差是否需要补偿，取决于实际用途，**若这 8 路只是分别驱动独立设备、相互之间无相位关系要求，等长可以放宽**，这一点需要你确认。

G3 关键网络走线评审 通过条件：① 8 路输出线宽全程恒定且无过孔；② LF1/LF2 长度达标；③ OCXO_OUT (→XO_P) 路径最短；④ 未布线网络数 = 0 (KiCad 状态栏 Unrouted 计数)。

5. 阶段 D：铺铜与平面完整性

✗ 错误：时钟线跨越 L2 分割

L2 GND 平面

L1 时钟走线 OUT_P

分割缝

回流被迫绕过分割缝 → 环面积激增

后果：辐射、串扰、抖动恶化

时钟线跨分割 = 最典型的相噪杀手

✓ 正确：L2 保持整片连续

L2 GND 平面

L1 时钟走线 OUT_P

回流紧贴走线正下方，环面积最小

规则：L2 整片不开槽、不走线

电源分割只做到 L3，不碰 L2

图 5 回流路径对比。跨分割是时钟板最典型也最隐蔽的失误——DRC 不会报错，但指标会变差。

D1 操作顺序

- 1. L2：整板一个 GND 铺铜区，优先级最低，不做任何分割。
- 2. L3：按电源域画多个铺铜区（+5V、+3.3V、3.3V_OCXO、OCXO_VCC），分割边界主动避开 L1 上时钟走线的正投影。
- 3. L1 / L4：剩余区域铺 GND，用密集缝合过孔连到 L2；U5 的 EP、LDO 散热焊盘、IPEX 座地脚都要有足够过孔。
- 4. 重新铺铜（KiCad 快捷键 B）后逐层检查有无孤岛与细颈。

必须人工做的一项检查：时钟线跨分割

DRC 查不出这个问题。做法是：只显示 L1 + L3，沿每一条时钟走线目视其正下方是否越过 L3 的分割缝；再只显示 L1 + L2，确认下方无任何开槽或过孔阵列造成的断续。

CLK_OUT 16 个网络 + REF_IN 4 个网络，逐条过一遍。

G4 平面连续性检查

通过条件：① L2 无分割、无信号走线；② 全部 CLK_OUT / REF_IN 走线下方参考平面连续；③ 无铜皮孤岛；④ 散热焊盘过孔已打。

6. 阶段 E：验证

检查	操作	通过标准
DRC	检查 → 设计规则检查，勾选“检查未连接”与“检查封装与原理图一致性”	错误 0；警告逐条确认后可豁免，需记录理由
ERC	原理图编辑器 → 检查 → 电气规则检查	错误 0
网表一致性	从原理图更新 PCB（F8），确认无差异	无待更新项
3D 检查	视图 → 3D 查看器	OCXO 高度、IPEX 与线缆弯曲半径、CN1/J1/J3 插拔空间、安装孔与螺柱无干涉
去耦距离复核	重跑上一份评审用的解析脚本	>3mm 的去耦电容数 = 0
阻抗复核	KiCad 计算器 / 板厂阻抗模型	50Ω ±10%
丝印检查	目视 F.Silks	不压焊盘；位号可读；1 脚标记、极性、连接器方向齐全

G5 零错误

DRC/ERC 错误为 0，未布线网络为 0，3D 无干涉。

7. 阶段 F：DFM 与制造文件

F1 工艺参数自检

下表是常规 4 层工艺的普通能力范围，用于自检；具体数值以所选板厂的工艺说明为准，超出普通能力的项会加价或被拒。

项目	本板当前/建议值	常规 4 层普通能力	备注
最小线宽	0.15mm (CLK_OUT) / 0.2mm (Default)	≥0.09~0.127mm	满足；线越细蚀刻公差占比越大，见下方公差表
最小间距	0.2mm	≥0.09~0.127mm	余量充足
最小过孔	0.6/0.3mm	孔 ≥0.2~0.3mm	符合
孔到铜	0.25mm (当前规则)	≥0.2mm	符合
铜到板边	0.5mm (当前规则)	≥0.2~0.3mm	符合
阻抗控制	需在订单中单独提出	需指定层、线宽、目标阻抗	不选时按线宽 ±20% 管控，不测实际阻抗
叠层	JLC04161H-3313	下单页显式选择	不能选“无要求” (=7628) 或 3313A
板厚/材料	1.6mm FR4	标准	阻抗计算已按此

不选阻抗管控时的线宽公差影响（估算）

线宽偏差	线宽	阻抗
-20%	0.121 mm	约 55.6 Ω
-10%	0.136 mm	约 52.7 Ω
+0%	0.151 mm	约 50.0 Ω
+10%	0.166 mm	约 47.6 Ω
+20%	0.181 mm	约 45.5 Ω

以嘉立创计算器 0.1509mm = 50Ω 为锚点，按闭式公式的相对灵敏度估算，未计介质厚度与 εr 波动。最坏约 45 ~ 56Ω，反射系数 ≤6%，打样验证可接受；批量需保证一致性时再选阻抗管控。

F2 输出文件清单

文件	KiCad 路径	要点
Gerber (8 层文件)	文件 → 制造输出 → Gerber	勾选 F.Cu / In1.Cu / In2.Cu / B.Cu / F&B.Mask / F&B.SilkS / Edge.Cuts；使用 Protel 扩展名以便板厂识别
钻孔文件	文件 → 制造输出 → 钻孔文件	Excellon 格式，PTH/NPTH 分开或合并按板厂要求；生成钻孔图便于核对
贴片坐标 .pos	文件 → 制造输出 → 元件放置文件	CSV，分正反面。注意 U1/U2 若为二选一，需在此明确只贴其一
BOM	原理图编辑器 → 工具 → 生成 BOM	含位号、值、封装、厂商料号；DNP 项 (R3/R6/R9/R12、R20) 必须标注“不贴”
装配图	打印 F.SilkS + F.Fab	标注 1 脚方向、二选一说明、特殊工艺要求
阻抗要求单	手写附于订单	"叠层 JLC04161H-3313, L1 层线宽 0.15mm, 以 L2 为参考, 单端 50Ω ±10%"

提交前最后三条

- 用 KiCad 自带 Gerber 查看器 (GerbView) 回读刚导出的文件，确认层序、镜像、板框正确——这一步能拦住绝大多数低级事故。
- 核对 DNP 清单：本板有 5 个 DNP 位 (R3、R6、R9、R12、R20)，别被贴上。
- 确认 U1/U2 的装配意图已写进装配说明。

G6 板厂预审通过 通过条件：GerbView 回读无误；板厂 DFM 分析无阻塞项；阻抗要求已确认受理。

8. 阶段 G：打样与调试

G1 上电顺序（首件）

- 不装 OCXO、不接负载，先用限流电源给 CN1 供 +5V，限流设在 200mA。观察电流是否异常。
- 测 F1 后、U3/U4 输入输出：确认 +3.3V 与 OCXO_VCC 电压正确（分压电阻 R16/R21=12.1K、R17/R22=3.87K 决定）。TP1 是电压测试点，用它测。
- 断电，装 OCXO。重新上电，电流会因加热而显著上升（冷启动时最大），等待温度稳定。
- 测 U5 各 VDDxx 引脚电压，确认 7 路磁珠支路均正常、无降压异常。
- 通过 H1 / J3 连接 I²C，确认能读到 U5 器件 ID，再加载配置。
- 用示波器/频谱仪逐路检查 8 个 IPEX 输出的幅度与频率。

G2 重点测试项

项目	方法	关注
OCXO 输出相噪	RF10 监测口 (OCXO_OUT 经 R13 1kΩ、C9 引出)	作为基准，用于区分"OCXO 本身"与"板子引入"的噪声
U5 输出相噪	各输出 IPEX 逐路测	与 OCXO 基准对比；近载频恶化 → 查电源与环路滤波；远端底噪抬高 → 查去耦与地
电源噪声	示波器 AC 耦合探 VDDXO / VDDPLL 引脚	验证磁珠 LC 谐振是否存在（见上一份评审的 P8）
输出幅度/阻抗	对比理论值；必要时 TDR	验证 50Ω 控制是否达标
温度	热成像或点温计	LDO 与 OCXO 温升；确认 LDO 未过热降额

调试期把问题记回设计

建议在 docs/hardware/CLOCK_CORE/ 下维护一份"v1.0 问题记录"，每条写明现象、定位过程、根因、v1.1 的改法。打样板的价值一大半在这里。

附录 A 关卡检查表

关卡	检查项	通过
G1 叠层与规则冻结	☐ 4 层叠层已按板厂型号填写 ☐ 6 个 net class 建立并指派完成 ☐ CLK_OUT / REF_IN 线宽 0.15mm、间距 0.30mm 已按嘉立创计算器设定 ☐ 输出格式与端接方式已确认	☐
G2 布局评审	☐ 板框外元件 = 0 ☐ U1/U2 重叠问题已裁决并写入装配说明 ☐ 去耦电容 >3mm 的数量 = 0 ☐ 3D 无干涉 ☐ 敏感元件位置已锁定	☐
G3 关键网络走线评审	☐ 8 路输出线宽恒定、无过孔、无换层 ☐ LF1/LF2 走线 <2mm 且下方平面完整 ☐ OCXO_OUT (→XO_P) 路径最短 ☐ 未布线网络 = 0	☐
G4 平面连续性	☐ L2 无分割无走线 ☐ CLK_OUT / REF_IN 下方参考连续 ☐ 无铜皮孤岛 ☐ U5 EP / LDO 散热焊盘过孔已打	☐
G5 零错误	☐ DRC 错误 = 0 ☐ ERC 错误 = 0 ☐ 原理图与 PCB 无待同步项 ☐ 丝印不压焊盘	☐
G6 板厂预审	☐ GerbView 回读无误 ☐ DNP 清单已标注 ☐ 阻抗要求单已提交 ☐ 板厂 DFM 无阻塞项	☐

附录 B 当前基线数据

B.1 板框外元件 (5 个, 2026-09-13 07:10:42 快照)

位号	值	所属页	当前坐标	越界方向
C18	10uF	POWER	(84.6, 131.1)	下
C19	100nF	POWER	(91.7, 131.8)	下
C22	TAJB107M010RNJ	POWER	(88.1, 138.7)	下
R19	0	POWER	(82.5, 135.6)	下
R20	DNP	POWER	(82.5, 138.6)	下

B.2 电源树

CN1 (+5V 输入, XH 2P)

└ F1 BSMD1206C-1300T 自恢复保险丝

└ U3 TPS7A5201 → +3.3V (R16 12.1K / R17 3.87K 设定)

└ FB1~FB7 七路磁珠 → VDDIN / VDDXO / VDDPLL1 / VDDPLL2 / VDDDIG / VDDO0_1 / VDDO2_3 → U5

└ U4 TPS7A5201 → 3.3V_OCXO (R21 12.1K / R22 3.87K)

└ R20 (DNP)

└ R19 0Ω → OCXO_VCC → U1 / U2 OCXO (默认 +5V 供电)

B.3 输出链路 (每路相同, 共 8 路)

U5 OUTx_P/N → 100nF AC 耦合 (C1~C8) → 49.9Ω 对地端接 (R1,R2,R4,R5,R7,R8,R10,R11) → IPEX 座 (RF1~RF8)

DNP: R3、R6、R9、R12 跨接在各对 OUTx_P 与 OUTx_N 之间 (差分端接预留, 默认不贴); 电源页 R20 为 DNP

B.4 参考时钟链路

U1 / U2 OCXO 输出 — OCXO_OUT — U5 XO_P (pin31), XO_N 接地

└ R13 1kΩ — OCXO_MON — C9 100nF — OCXO_MON_RF — RF10 IPEX

J1 SMA / RF9 IPEX — PRIREF_P — U5 PRIREF_P (pin6), PRIREF_N 接地

VREF — R15 电位器 — VCTRL_ADJ — R14 1kΩ — VCTRL (C13 100nF 滤波) — OCXO 调谐端

U3 PG — PDN — U5 PDN (pin13), R18 上拉、C45 延时

— 文档结束 —

本文数据自动提取自 `CLOCK_CORE.kicad_pcb` (快照 2026-09-13 07:10:42)。该文件在文档生成时仍处于编辑状态, 坐标类结论请以最新工程为准。