

电容入门

大白话讲清楚：类型 · 容值 · 作用 · 选型 · PCB 摆放

适合：刚开始画原理图和 PCB 的新手

读完能做到：看懂电容参数、会选常用电容、知道电容在板子上该怎么放

第 1 章 电容到底是个啥

第 2 章 真实的电容不完美：ESR、ESL 和阻抗曲线

第 3 章 电容家族：陶瓷、钽、电解、薄膜、超级电容

第 4 章 电容能干什么：六大用途

第 5 章 容值和耐压怎么选

第 6 章 PCB 上电容怎么摆（重点）

第 7 章 新手常见误区

附录 速查卡 / 术语表

本文图中曲线凡标"算出来的"均按公式计算；标"示意"的为趋势图，具体数值以器件规格书为准。

第 1 章 电容到底是个啥

1.1 一句话说清楚

电容就是两块金属板中间夹一层绝缘材料。给它加电压，两块板上就分别攒起正电荷和负电荷——电就这样被"存"住了。因为中间是绝缘的，电荷穿不过去，所以**直流电过不去**；但电压来回变化时，板上的电荷跟着一充一放，外面看起来就像电流"通过"了，所以**交流电能过去**。




图 1-1 电容的结构，以及"水桶"类比

大白话

把电容想成一个水桶：容值 C 是桶有多粗，电压 V 是水位，电荷 Q 是桶里的水。水桶的本事是"缓冲"——进水忽大忽小、用水忽多忽少，桶里水位都不会剧烈变化。电路里绝大多数电容干的就是这件事。

1.2 两个最重要的公式

$Q = C \times V$ (电荷 = 容值 × 电压)

$X_c = 1 \div (2\pi \times f \times C)$ (容抗：电容对交流的"阻力", f 是频率)

第二个公式最有用：频率越高、容值越大，容抗越小，交流电越容易通过。拿最常见的 100nF 电容算一下：

频率	100nF 的容抗 (理想)	感觉
50 Hz (市电)	31.8 kΩ	几乎挡住
1 kHz (声音)	1.6 kΩ	还挺大
1 MHz	1.59 Ω	已经很小
100 MHz	15.9 mΩ	几乎短路

所以

电容对低频"硬"、对高频"软"。去耦电容就是利用这一点：**让高频噪声从电容走到地，不去干扰芯片。**（注意这是"理想"电容，真实电容在很高频率时会变，第 2 章讲。）

1.3 单位和读数



图 1-2 单位换算与三位数代码读法

贴片陶瓷电容（最常见的小方块）**身上一概不印任何字**，只能靠 BOM 和料盘标签认。插件电容、钽电容、电解电容上才会印代码。另外几个常见标记：

标记	意思	例子
误差字母	C=±0.25pF D=±0.5pF F=±1% J=±5% K=±10% M=±20% Z=+80/-20%	104K = 100nF ±10%
耐压代码	0G=4V 0J=6.3V 1A=10V 1C=16V 1E=25V 1V=35V 1H=50V 2A=100V	1C = 16V
极性	钽电容： 有横杠的一端是正极 ；铝电解： 有色带（常印 -）的一端是负极	两者相反，最容易装反！

1.4 贴片封装有多大




图 1-3 贴片电容常见封装，按真实比例绘制

怎么选封装

- **0402**：现在最主流，小而好焊，去耦首选。
- **0603**：新手手工焊接友好，空间不紧时很常用。
- **0805 / 1206**：要大容值（10μF~100μF）或高耐压时用。
- **0201**：非常小，只在空间极紧时用，手工几乎焊不了、返修困难。

第 2 章 真实的电容不完美

课本上的电容只有一个参数 C。真实电容做出来，里面的电极、引脚都有一点电阻和电感。这两个"杂质"决定了电容在高频下还好不好用。

真实电容 = 理想电容 + 小电阻 ESR + 小电感 ESL (串在一起)

- ESR (等效串联电阻)**
电流流过会发热；让电容"吸收波动"的能力打折扣。
大小排行：陶瓷 $\approx$ 几 $\text{m}\Omega$ < 聚合物 < 钽 < 普通铝电解 (可达几 Ω)
- ESL (等效串联电感)**
来自引脚、电极和焊盘走线，频率越高影响越大。
封装越小越低：0402 约 0.4~0.6 nH，0805 约 0.8~1.2 nH；PCB 走线和过孔还会再加
- C (真正的容值)**
标称值会随电压、温度、老化变化 (第 3 章细讲)。

图 2-1 真实电容的等效电路

2.1 阻抗曲线：一个"V"字




图 2-2 三种电容的阻抗—频率曲线 (按 ESR、ESL 典型值计算)

看图记住三件事：

1. **左半边**：阻抗随频率升高而下降，这时它像个电容。
2. **谷底**叫**自谐振频率** (SRF)，这里阻抗最小，约等于 ESR。
3. **右半边**：阻抗又随频率升高而上升，它**其实已经变成一个电感了**，电容的作用基本没了。

自谐振频率 $SRF = 1 \div (2\pi \times \sqrt{ESL \times C})$

算一算

图中 100nF (ESL 0.5nH) 的谷底在 **22.5 MHz**; 10μF (ESL 0.8nH) 的谷底在 **1.78 MHz**; 100pF (ESL 0.4nH) 的谷底在 **796 MHz**。

发现没有？**容值越大，谷底越靠左**。所以"大电容管低频，小电容管高频"。

新手最容易误解的一点

"10μF 比 100nF 大 100 倍，所以滤高频也强 100 倍"——**错**。到了几十 MHz，两者都已经过了谷底变成电感，比的是谁的 ESL 小，而不是谁容值大。**想让电容在高频好用：选小封装、让它离芯片近、走线和过孔短**（第 6 章）。

第 3 章 电容家族




图 3-1 各类电容常见的容值范围

3.1 陶瓷电容（MLCC）：用得最多

板子上 80% 以上的电容都是它：小、便宜、ESR 和 ESL 都低、没有正负极。




图 3-2 多层陶瓷电容内部结构与介质代码

介质	类别	温度特性	加电压会不会缩水	典型用途
C0G / NP0	一类	几乎不变 ($\pm 30\text{ppm}/^\circ\text{C}$)	不会	晶振负载、射频匹配、滤波器、定时——要求容值准的地方
X7R	二类	$-55\sim 125^\circ\text{C}$ 内 $\pm 15\%$	会, 中等	去耦、旁路、一般滤波, 通用首选
X5R	二类	$-55\sim 85^\circ\text{C}$ 内 $\pm 15\%$	会, 较明显	大容量去耦 (同尺寸能做得比 X7R 大)
Y5V / Z5U	三类	$+22\% / -82\%$	会, 很严重	不推荐新设计使用




图 3-3 陶瓷电容的直流偏置效应（示意）与温度允许范围

陶瓷电容的四个坑

- 加了电压容值会缩水（DC 偏置效应）：**一个标 $10\mu\text{F} / 6.3\text{V}$ 的小封装 X5R，加 5V 后可能只剩一半甚至更少。**选型时一定要查规格书的 DC Bias 曲线**，或者选更高耐压、更大封装。
- 怕板子弯：**陶瓷很脆，分板、拧螺丝、插拔连接器时板子一弯就可能裂。第 6 章有摆放规则。
- 会“叫”：**二类陶瓷有压电效应，电源纹波在人耳频段时（比如音频功放、开关电源轻载），电容会发出吱吱声。换 C0G、薄膜，或者换位置可缓解。
- 会慢慢变小（老化）：**二类陶瓷的容值会随时间缓慢下降，对精度要求高的电路用 C0G。

3.2 钽电容

体积小、容值大 ($1\mu\text{F}\sim 1000\mu\text{F}$)、容值稳定、没有 DC 偏置问题，常见黄色或黑色小方块。

钽电容必须注意

- **有正负极**，装反会坏，严重时冒烟。**印横杠的一端是正极**（和电解电容相反）。
- **电压要降额**：传统二氧化锰钽电容，工作电压最好不超过额定电压的 **50%**（5V 电路用 10V 的）。聚合物钽电容一般降额约 20%。
- **怕浪涌**：上电瞬间的大冲击电流可能让它击穿。失效模式常是**短路**，可能发热甚至起火，所以不要直接挂在没有限流的大电源上。

3.3 铝电解电容

"大容量便宜货"：几百、几千 μF 很容易做到，常见圆柱形（插件）或贴片圆柱（SMD）。

大白话

- 缺点是 **ESR 大、ESL 大**，高频基本没用，所以总要旁边再并一个陶瓷电容。
- **有寿命**：里面是液体电解液，会慢慢干掉。规格书会写"105°C 2000 小时"之类。经验规律：**温度每降低 10°C，寿命约翻一倍**。例：2000h@105°C 的电容在 65°C 下工作，约 $2000 \times 2^4 = 32000$ 小时（约 3.6 年不间断）。所以**别放在发热器件旁边**。
- 坏了常见**顶部鼓包**、漏液。负极一侧有色带。

3.4 聚合物电容（固态电容）

把电解液换成导电聚合物：**ESR 很低、寿命长、耐高温**，价格比普通电解贵。主板 CPU 供电旁边一排排的就是它。开关电源输出滤波很适合。

3.5 薄膜电容

用塑料薄膜做介质：**容值稳定、没有 DC 偏置、耐压高、损耗小**，但体积大。用在音频信号通路、高压交流、电机启动，以及安规电容：**X 电容**接在火线和零线之间，**Y 电容**接在线和地之间，失效时不能危及人身安全，必须用有安规认证的型号。

3.6 超级电容

容值以**法拉**计（0.1F~几千 F），能当"小电池"用：掉电保持时钟、短时备份。缺点是**单体耐压只有 2.5~3V 左右**，ESR 比较大，要高电压需要串联并做均压。

3.7 一张表选类型

我需要...	首选	备注
芯片电源去耦	X7R / X5R 陶瓷	0402~0603, 100nF 起步
容值精确、温度稳定 (晶振、滤波器、射频)	C0G / NP0 陶瓷	通常 $\leq$ 几 nF
电源输入/输出大电容 (几十~几百 μ F)	聚合物、铝电解、钽	旁边并陶瓷电容
音频耦合、交流高压	薄膜电容	体积大
接市电的滤波	安规 X / Y 电容	必须有认证
掉电保持几秒到几分钟	超级电容	注意耐压和充电限流

第 4 章 电容能干什么




图 4-1 电容的六种典型用法

4.1 去耦 / 旁路：给芯片准备"急用电"




图 4-2 去耦电容的原理

数字芯片内部几百万个晶体管同时开关，会瞬间抽走一大口电流。电源离得远，中间的走线有电感，电流"赶不过来"，芯片电源脚上的电压就会往下掉。去耦电容放在芯片旁边，**先把这口电顶上**。"去耦"和"旁路"在日常说法里基本是一个意思。

经验做法

每个电源引脚放一个 100nF，同一组电源再加一个 1μF~10μF。芯片手册有推荐时，一律以手册为准。

4.2 储能：电源输出的大水桶

稳压器（LDO、DC-DC）反应需要时间。负载电流突然变大的那一瞬间，靠输出端的大电容撑住。能撑多少，可以估算：

需要的电容 $C \approx \text{电流变化 } I \times \text{持续时间 } \Delta t \div \text{允许的电压跌落 } \Delta V$

算一算

负载电流突然增加 1A，稳压器要 $10\mu\text{s}$ 才反应过来，允许电压最多掉 0.1V：

$C \approx 1\text{A} \times 10\mu\text{s} \div 0.1\text{V} = 100\mu\text{F}$ 。这就是为什么电源输出端常见几十到几百 μF 。

注意

有些 LDO 对输出电容的 ESR 有要求（太小反而可能振荡），有些 DC-DC 对输出电容总量有上限。电源芯片的输入输出电容，严格照手册选。

4.3 滤波：把不要的频率导走




图 4-3 RC 低通与高通的频率响应（按公式计算）

截止频率 $f_c = 1 \div (2\pi \times R \times C)$

算一算

$R = 1\text{k}\Omega$ 、 $C = 100\text{nF}$ ： $f_c = 1 \div (2\pi \times 1000 \times 0.0000001) \approx 1592\text{ Hz}$ 。低通滤波时，比 1.6kHz 高很多的噪声会被大大衰减，每高 10 倍频率，衰减约 10 倍。

除了 RC，还有 **LC 滤波**（电感 + 电容，衰减更陡，常用于电源）和 **π 型滤波**（电容—电感/磁珠—电容），原理都是“让噪声找到一条到地的低阻抗捷径”。

4.4 隔直 / 交流耦合

电容串在信号线上：直流偏置挡住，交流信号通过。它和后级的输入电阻组成一个高通滤波器（图 4-3 右），截止频率要**远低于**信号频率。

算一算

- 音频：后级输入电阻 $10\text{k}\Omega$ ，耦合电容 $10\mu\text{F}$ $\rightarrow f_c \approx 1.6\text{ Hz}$ ，远低于人耳下限 20Hz ，低音不会被削。
- 高速时钟/射频：负载 50Ω ，耦合电容 100nF $\rightarrow f_c \approx 32\text{ kHz}$ ，对几十 MHz 以上的信号来说完全透明。

高速信号的耦合电容还要注意：用小封装（ESL 小）、选谐振点合适的容值、焊盘尺寸别让线宽突变太多。

4.5 延时 / 定时 / 软启动




图 4-4 RC 充电曲线

电容通过电阻充电，电压是“慢慢爬上去”的。利用这一点可以做**上电延时**（让复位、使能脚晚一点到高电平）、**软启动**（稳压器的 SS 引脚接电容，输出电压缓慢上升，避免冲击电流）、简单的定时器。

时间常数 $\tau = R \times C$ 1τ 充到 63%， 3τ 约 95%， 5τ 约 99%

4.6 振荡与谐振：晶振的负载电容

无源晶振两只脚各接一个电容到地。晶振规格书上会写**负载电容 CL**（比如 12pF ），外面两只电容要按下式配：

$$CL = (C1 \times C2) \div (C1 + C2) + C_{\text{杂散}} \quad (C_{\text{杂散}} \text{ 通常取 } 2\sim 5\text{pF})$$

算一算

$CL = 12\text{pF}$ ，估计杂散 3pF ，取 $C1 = C2$ ： $C1 \times C1 \div (2 \times C1) = C1 \div 2 = 12 - 3 = 9\text{pF} \rightarrow C1 = C2 = 18\text{pF}$ （C0G 材质）。配错了晶振频率会偏，严重时不起振。

4.7 其他常见用法

- **ADC 输入端**：采样时需要一个小电容"供电荷"，同时滤掉高频噪声。
- **电荷泵**：用电容"搬运"电荷，产生负电压或倍压。
- **EMI / ESD**：接口处对地加小电容，把高频干扰就近泄放（注意别影响高速信号）。
- **基准和环路滤波**：稳压器的降噪（NR）引脚、锁相环的环路滤波，都靠电容决定噪声和稳定性，**容值和位置都不能随便改**。

第 5 章 容值和耐压怎么选

5.1 第一原则：先看芯片手册

芯片手册的 **Typical Application (典型应用)** 和 **Layout Guidelines (布局指南)** 章节，会写清楚每个引脚要多大的电容、什么材质、放多远。手册写了的，照做；手册没写的，再用下面的经验值。

5.2 为什么常见"100nF + 10μF"搭配




图 5-1 大小电容并联后的阻抗（按公式计算）

10μF 管低频（谷底约 1.3 MHz），100nF 管更高的频率（谷底约 16 MHz），并在一起覆盖的频率范围更宽。但注意两个谷之间出现了一个**反谐振峰**（本例约 10.1 MHz 处 360 mΩ）：这是大电容已经变成电感、和小电容"一起共振"造成的。

所以不是电容越多越好

- 容值相差太远（比如 100μF 直接配 10pF）中间容易出现很高的峰。
- 常用搭配是容值每级差 10~100 倍：10μF → 1μF → 100nF。
- 比起堆很多种容值，把电容放近、过孔打好更有效。

5.3 耐压怎么选

类型	额定电压 ≥ 工作电压的	理由
X7R / X5R 陶瓷	1.5~2 倍，并查 DC 偏置曲线	不是怕击穿，而是怕容值缩水
C0G 陶瓷	1.2~1.5 倍	没有缩水问题，留点余量即可
二氧化锰钽	2 倍	防浪涌击穿（短路失效）
聚合物钽 / 聚合物铝	约 1.25 倍	自愈性好一些，按手册
铝电解	1.25~1.5 倍	同时关注温度与寿命

5.4 常用容值系列

电容不是什么值都有，常用的是 **E6 系列**：1.0 1.5 2.2 3.3 4.7 6.8 再乘以 10 的倍数。比如 2.2μF、4.7μF、22μF、47nF、68pF。算出 5μF 时，选 4.7μF 或 6.8μF。**设计时尽量统一用少几种值，方便采购和贴片。**

5.5 场景速选表

场景	推荐	材质 / 封装
数字芯片每个电源脚	100nF	X7R, 0402
一组电源的补充去耦	1μF ~ 10μF	X5R/X7R, 0402~0805
LDO / DC-DC 输入输出	按手册，常见 1μF~22μF	X5R/X7R, 注意 DC 偏置
板子电源入口	47μF ~ 470μF + 100nF	聚合物/电解 + 陶瓷
晶振负载	按 CL 计算，常见 12~22pF	C0G, 0402
复位/使能延时	按 τ 计算，常见 100nF	X7R
高速信号交流耦合	常见 100nF（按协议要求）	X7R, 0201~0402
ADC 输入抗混叠	几 pF ~ 几 nF	C0G

第 6 章 PCB 上电容怎么摆（重点）

同样一颗电容，放对了位置效果能差好几倍。原因在第 2 章：**电容到芯片之间的走线和过孔都是电感**，它们会把电容的"谷底"往低频推、把高频阻抗抬高。下面 10 条规则，本质上都在做一件事：**让电流从电容到芯片、再回到电容的这一圈路径尽可能短、尽可能小。**

规则 1 去耦电容紧贴电源引脚




图 6-1 靠近与远离的对比（阴影为电流回路）

算一算：距离到底有多大影响

按走线约 1nH/mm 估算，0402 电容自身 ESL 约 0.6nH：

电容到引脚的距离	总电感（估算）	100MHz 时的阻抗
1.0 mm	1.6 nH	1.01 Ω
3.0 mm	3.6 nH	2.26 Ω
5.0 mm	5.6 nH	3.52 Ω

距离从 5mm 缩到 1mm，高频阻抗降到约 29%。把电容挪近，比换更贵的电容有用得多。

规则 2 小容值最近，大容值往外




图 6-2 按容值由内向外分层摆放

规则 3 电源先进电容，再进芯片引脚




图 6-3 电流路径的正确与错误走法

规则 4 过孔贴着焊盘打，每个电容独立地过孔


电容的过孔怎么打：回路面积越小越好（红色虚框 = 电流回路）

✓ 推荐



过孔贴着焊盘侧边，两孔靠近


△ 一般



（回路穿过地平面，面积中等）

过孔在焊盘两端外侧

✗ 避免



细长引线后才打孔 / 多个电容共用一个地孔

每个电容给自己的地过孔；电源孔和地孔尽量挨着（两股方向相反的电流靠近，磁场互相抵消，电感更小）

图 6-4 三种过孔位置对比

规则 5 电源孔和地孔成对靠近

电流从电源孔进去、从地孔回来，两股方向相反。两个孔靠得越近，磁场互相抵消得越多，**等效电感越小**。所以常见做法是把一对电源/地过孔并排放置在电容的同一侧（图 6-4 左）。大电流或特别关键的电源，可以一个焊盘打两个过孔。

规则 6 用平面代替细线，地平面离表层要近

电容到电源、地的连接尽量用**整片铺铜（平面）**，而不是细长走线。多层板里，**地平面紧挨着表层**，电容接地过孔只需要穿过很薄的一层就到了地。

算一算：过孔电感（常用估算式）

孔径 0.3mm 的过孔：穿过整块 1.6mm 板厚约 **1.3 nH**；如果只需穿过 0.2mm 就到地平面，约 **0.08 nH**。这就是多层板去耦效果好很多的原因之一。

估算式： $L \approx 5.08 \times h \times [\ln(4h/d) + 1]$ （nH，h 为过孔长度、d 为孔径，单位英寸），只用于比较量级。

规则 7 空间不够时，放背面正对引脚




图 6-5 背面放置去耦电容的剖面

BGA、密脚 QFN 周围往往没地方放电容，或者电容会挡住信号出线。这时把小去耦电容放到**背面、正对电源引脚**，用过孔直连，常常比放在正面但离得远更好。

规则 8 敏感电容：紧贴、下方地完整、不走其他线


有一类电容接的是**高阻抗、小信号**节点：锁相环环路滤波、基准电压、稳压器降噪（NR）引脚、ADC 参考电压。它们不怕“电感”，怕“被干扰”：

- 放在对应引脚旁边，走线尽量短；
- 下方保持完整地平面对，**不要有任何其他走线从下面穿过**；
- 远离时钟线、开关电源、大电流路径；
- 这类电容**一般不建议放背面**（多一个过孔、多暴露一段路径，没有好处只有风险）。

规则 9 电源入口和开关电源的“热回路”

- **电源入口**（接插件、保险丝后）放大电容 + 小电容，把外面进来的噪声先挡在门口。
- **LDO**：输入、输出电容都紧贴对应引脚，接地端就近回到 LDO 的地脚。
- **DC-DC 开关电源**：输入电容、开关管、地之间有一个电流急剧变化的“热回路”，**输入电容必须紧贴开关芯片的 VIN 和 GND 引脚，这个回路面积越小越好**，否则会产生很强的辐射干扰。这是开关电源布局最重要的一条。

陶瓷电容怕板子弯：远离板边、分板线、螺丝孔



板子一弯，陶瓷本体会裂开（外面看不出来），轻则容值变小，重则内部短路发热。大尺寸（1206 及以上）电容最怕

图 6-6 陶瓷电容防开裂的摆放

- **远离板边、分板线（V 割/邮票孔）、螺丝孔、连接器**，大尺寸陶瓷电容尤其要远；非放不可时，**长边与分板线平行**。
- **电解电容远离发热器件**（功率管、电感、稳压器），温度直接决定寿命。
- **两端焊盘连接要对称**：一端连大片铜皮、一端连细线，回流焊时两端受热不均，小电容容易“立碑”（一端翘起来）。大铜皮一端用热焊盘（十字连接）。
- **有极性电容方向尽量统一**，丝印清楚标出正/负极，方便焊接和检查。
- 别在电容焊盘上直接打过孔（除非工艺明确支持塞孔），焊锡会从孔里流走导致虚焊。

摆放检查清单

✓	检查项
☐	每个电源引脚都有去耦电容，且离引脚 1~2mm 以内
☐	小容值最近、大容值往外
☐	电源是先经过电容焊盘、再进芯片引脚，没有细长支线
☐	每个电容有自己的地过孔，过孔紧贴焊盘，电源孔和地孔靠近
☐	敏感节点（环路滤波、基准、NR）电容紧贴引脚，下方无其他走线
☐	开关电源输入电容紧贴 VIN / GND，热回路最小
☐	陶瓷电容远离板边、分板线、螺丝孔；电解电容远离热源
☐	有极性电容方向和丝印正确，DNP（不贴）位置在 BOM 中标清楚

第 7 章 新手常见误区

误区	正确理解
电容越大越好？	不是。大电容高频不好用（第 2 章），太大还可能让稳压器不稳定、上电冲击电流过大、烧保险丝。按用途和手册选。
多放几个电容总没错？	位置不对、过孔不好，放 10 个也不如放对 1 个。不同容值乱并还可能出现反谐振峰（第 5 章）。
标 10 μ F 就一定是 10 μ F？	陶瓷电容加上工作电压、在高温下，实际可能只剩一半。看 DC 偏置曲线。
耐压够用就行？	陶瓷电容耐压余量不足，容值会严重缩水；钽电容余量不足，可能短路起火。
去耦电容放在芯片附近就行，多远都算“附近”？	以毫米计。1mm 和 5mm 的差别在高频下是几倍的阻抗差距。
电容接地随便找个地方打孔？	地过孔要紧贴电容焊盘，而且每个电容单独打，别几个电容共用一根细线再打孔。
钽电容和电解电容的极性标记一样？	相反！钽电容横杠是正极，铝电解色带是负极。
0201 比 0402 性能好，全换成 0201？	0201 的 ESL 略小，但容值/耐压选择少、DC 偏置更严重、难焊难修。距离没优化好之前，换封装收益很小。
电容坏了会断路，没什么危险？	陶瓷裂纹和钽电容常以短路失效，可能发热冒烟。大电流电源上的电容要特别注意。
原理图画了电容，PCB 随便摆就行？	电容的效果一大半取决于 PCB 摆放和走线。原理图正确只是及格。

附录 A 速查卡

公式	用途
$Q = C \times V$	电荷、容值、电压的关系
$X_c = 1/(2\pi fC)$	理想电容的容抗
$SRF = 1/(2\pi\sqrt{L \cdot C})$	自谐振频率
$f_c = 1/(2\pi RC)$	RC 滤波 / 耦合的截止频率
$\tau = R \times C$	充放电时间常数 (1 τ =63%, 3 τ ≈95%)
$C \approx I \cdot \Delta t / \Delta V$	储能电容估算
$C_L = C_1C_2/(C_1+C_2) + C_{\text{杂散}}$	晶振负载电容

口诀	意思
小管高频，大管低频	容值越小谐振频率越高
近、短、小回路	去耦电容摆放的核心
先过电容再进脚	电源走线顺序
一容一地孔	接地过孔不共用
钽横正，铝带负	钽电容横杠是正极，铝电解色带是负极
陶瓷看偏置，钽降一半	陶瓷查 DC 偏置曲线，钽电容电压降额 50%
手册说了算	芯片手册推荐优先于一切经验值

附录 B 术语表

术语	大白话解释
容值 C	电容能存多少电荷，相当于水桶粗细，单位法拉 F
耐压（额定电压）	长期能承受的最高直流电压，超过可能击穿
ESR	等效串联电阻，电容内部的小电阻，决定发热和谷底深度
ESL	等效串联电感，电容内部和引脚的小电感，决定高频还能不能用
SRF 自谐振频率	阻抗曲线的谷底频率，过了它电容就变成电感
反谐振	不同电容并联时，在两个谷之间出现的阻抗峰
DC 偏置效应	陶瓷电容加上直流电压后容值变小的现象
去耦 / 旁路	在芯片电源脚旁放电容，供瞬时电流、滤掉噪声
交流耦合 / 隔直	电容串在信号线上，挡直流、过交流
时间常数 τ	$R \times C$ ，表示充放电快慢
MLCC	多层陶瓷电容，最常见的贴片电容
C0G / NP0、X7R、X5R	陶瓷电容介质代码，表示温度范围和容值稳定性
降额	实际使用值低于额定值，留余量提高可靠性
立碑	回流焊时小元件一端翘起，没焊上
DNP	Do Not Place，原理图里有但不贴的元件
热回路	开关电源里电流急剧变化的回路，要尽量小

— 完 —

说明：文中 ESR、ESL、DC 偏置等为典型值或示意，用于建立概念；实际设计请以器件规格书和芯片手册为准。