

LMK5B12204 电容与磁珠背面放置建议

项目 CLOCK_CORE v1.0 | 数据来源 CLOCK_CORE.kicad_pcb (2026-09-13 13:25 保存) | 叠层 JLC04161H-3313 4 层 | 距离 = 电容电源焊盘中心到对应 U5 引脚中心

1. 结论

一句话

上边整组 (PLL、XO、CAP_PLL 的去耦电容 + 对应磁珠) 移到背面；下边和左右 10 μ F 可移可不移；C30、C31 (环路滤波) 和 C45 必须留在正面。

对照 2026-09-13 13:25 的 PCB：必须项共 21 个元件，**已完成 21 个**。上边这组已经移到背面，OCXO_OUT 正上方的直线出线通道已经没有正面铜皮阻挡 (脚本按 0.15mm 线宽 + 0.3mm 间距检查)。

类别	元件	一句话理由
推荐移背面	C54、C53、C29、C28、C36、C42、C39、FB4、FB2、FB3、C41、C35、C38	上边太挤；并且原来挡住 OCXO_OUT 出线
可选	C27、C51、C52、C33、FB1、FB5、C32、C44、C55、C47、C50、FB6、FB7、C46、C49	下边和左右不拥挤，在正面收近效果差不多
保持正面	C30、C31、C45	高阻抗/低速节点，放背面没好处
保持背面	C34、C37、C40、C43、C48	VDDO 去耦，给差分输出让出正面




图 1 U5 周边现状 (2026-09-13 13:25, 按真实坐标 1:1 绘制, 以 U5 中心为原点)

2. 为什么是上边

- 1. **上边最挤。**两路 PLL 电源、XO 电源、两个 LDO 电容、两个环路滤波、参考时钟输入，全挤在同一条 5.5mm 长的边上。
- 2. **OCXO 在 U5 正上方**（U2 在上方约 28mm），参考时钟 OCXO_OUT 从上边 pin31 引出，只能在正面走、不能换层。原先 VDDXO 那一列（C36、FB2、C35）正好压在它的出线方向上。
- 3. **去耦电容怕的是电感**，背面过孔正对引脚反而能缩短回路；**环路滤波电容怕的是干扰**，过孔带不来好处只增加暴露，所以 C30/C31 不动。



图 2 U5 上边引脚排列

3. 逐个元件

3.1 推荐移到背面：上边整组

位号	值	网络	最近引脚 / 距离(mm)	当前层	状态	说明
C54	100nF	VDDPLL2	pin36 / 1.66	背面	✓ 已完成	VDDPLL2 高频去耦
C53	100nF	VDDPLL1	pin27 / 1.93	背面	✓ 已完成	VDDPLL1 高频去耦
C29	10uF	CAP_PLL2	pin35 / 1.53	背面	✓ 已完成	内部 LDO 输出电容
C28	10uF	CAP_PLL1	pin28 / 1.52	背面	✓ 已完成	内部 LDO 输出电容
C36	10uF	VDDXO	pin33 / 1.27	背面	✓ 已完成	VDDXO 储能；原先挡 OCXO_OUT
C42	10uF	VDDPLL2	pin36 / 3.04	背面	✓ 已完成	跟随 VDDPLL2 支路
C39	10uF	VDDPLL1	pin27 / 2.90	背面	✓ 已完成	跟随 VDDPLL1 支路
FB4	220Ω	VDDPLL2	pin36 / 5.54	背面	✓ 已完成	VDDPLL2 磁珠
FB2	220Ω	VDDXO	pin33 / 5.37	背面	✓ 已完成	VDDXO 磁珠；原先挡 OCXO_OUT
FB3	220Ω	VDDPLL1	pin27 / 5.58	背面	✓ 已完成	VDDPLL1 磁珠
C41	1uF	+3.3V	—	背面	✓ 已完成	必须和 FB4 同面
C35	100nF	+3.3V	—	背面	✓ 已完成	必须和 FB2 同面
C38	100nF	+3.3V	—	背面	✓ 已完成	必须和 FB3 同面

还缺一颗

VDDXO 目前只有 C36 (10μF) ，没有 100nF 高频去耦。建议补一颗 100nF，放在背面 pin33 下方。

3.2 可选

位号	值	网络	最近引脚 / 距离(mm)	当前层	状态	说明
C27	10uF	CAP_DIG	pin3 / 3.01	正面	—	下边不挤，可正面收近
C51	100nF	VDDDIG	pin4 / 2.47	正面	—	同上
C52	100nF	VDDIN	pin5 / 2.22	正面	—	放背面时过孔避开 PRIREF_P (pin6)
C33	10uF	VDDIN	pin5 / 6.22	正面	—	跟随 C52
FB1	220Ω	VDDIN	pin5 / 9.47	正面	—	跟随 VDDIN 支路
FB5	220Ω	VDDDIG	pin4 / 7.41	正面	—	跟随 VDDDIG 支路
C32	100nF	+3.3V	—	正面	—	和 FB1 同面
C44	1uF	+3.3V	—	正面	—	和 FB5 同面
C55	100nF	VDDO2_3	pin37 / 1.76	正面	—	角落引脚，放背面容易
C47	10uF	VDDO0_1	pin19 / 3.82	正面	—	只在挡住 OUT0/OUT1 出线时再移
C50	10uF	VDDO2_3	pin37 / 3.69	正面	—	只在挡住 OUT2/OUT3 出线时再移
FB6	220Ω	VDDO0_1	pin19 / 5.16	正面	—	同 C47
FB7	220Ω	VDDO2_3	pin37 / 5.49	正面	—	同 C50
C46	100nF	+3.3V	—	正面	—	和 FB6 同面
C49	100nF	+3.3V	—	正面	—	和 FB7 同面

3.3 保持不动

位号	值	网络	最近引脚 / 距离(mm)	当前层	状态	说明
C30	470nF	LF1	pin29 / 1.41	正面	✓ 已完成	LF1 环路滤波，高阻抗
C31	100nF	LF2	pin34 / 1.31	正面	✓ 已完成	LF2 环路滤波，高阻抗
C45	100nF	PDN	pin13 / 1.95	正面	✓ 已完成	PDN 延时电容，低速控制脚
C34	100nF	VDDO0_1	pin18 / 1.52	背面	✓ 已完成	VDDO0_1 去耦
C37	100nF	VDDO0_1	pin19 / 1.50	背面	✓ 已完成	VDDO0_1 去耦
C40	100nF	VDDO2_3	pin43 / 1.45	背面	✓ 已完成	VDDO2_3 去耦
C43	100nF	VDDO2_3	pin46 / 1.62	背面	✓ 已完成	VDDO2_3 去耦
C48	100nF	VDDO2_3	pin40 / 1.47	背面	✓ 已完成	VDDO2_3 去耦

4. 放到背面要遵守的规则




图 3 背面去耦的电流回路

#	规则	做法
1	相邻引脚的过孔错开两排	上边引脚间距 0.5mm, 27/28、35/36 这种相邻引脚的过孔不能并排: 一个放引脚外约 1mm, 另一个约 1.8mm
2	出引脚先缩颈	引脚外约 0.3mm 内走 0.15mm 细线, 拉开后再加宽, 否则和相邻引脚的间距不够
3	过孔远离敏感走线	离 OCXO_OUT、OUT0~3、PRIREF_P、LF1、LF2 走线 $\geq 0.3\text{mm}$; C30/C31 正下方不打过孔
4	背面电容 GND 就近接 EP	GND 焊盘朝芯片方向, 用短线连到背面 EP 焊盘, 借用 EP 的接地过孔
5	磁珠和输入电容同面	不要磁珠在背面、输入电容在正面; +3.3V 从 L3 电源平面用过孔取
6	pin32 内侧接地	XO_N (pin32) 从芯片内侧连 EP, 把外侧留给 VDDXO 出线

注意: 0.3mm 间距在引脚附近会报 DRC

LOOP、REF_IN 网络类设的间距是 0.3mm, 但 U5 引脚间距只有 0.5mm、焊盘宽 0.25mm, 焊盘之间本身只有 0.25mm。LF1/LF2、OCXO_OUT 从引脚出线的那一小段, 按 0.3mm 一定会报间距错误。建议加一条只作用于 U5 附近的自定义规则, 允许出线段用 0.2mm, 例如:

```
(version 1)
(rule "U5_fanout"
  (condition "A.intersectsCourtyard('U5') || B.intersectsCourtyard('U5')")
  (constraint clearance (min 0.2mm)))
```

写在 电路板设置 -> 设计规则 -> 自定义规则 里。以上为示例写法, 请在 KiCad 中跑 DRC 确认生效范围。

5. 下一步

1. 给 VDDXO 补一颗 100nF，放背面 pin33 下方。
2. 加上面的 U5 出线自定义规则。
3. 先布 OCXO_OUT（正面直线向上）和 LF1/LF2，再按规则 1~6 打背面电容的过孔。
4. 可选项按需要处理：下边的 C27/C51/C52 可以先在正面往里收近。
5. 布完跑 DRC，并用距离脚本复核去耦电容到引脚的距离。