

LMK5B12204

3.3V 电源过孔位置与走线层策略

回答三个问题：3.3V 进磁珠之前是不是先经过电容？电源过孔打在哪里？3.3V 走哪一层？rev2 更正了 rev1 漏掉磁珠输入电容、沿用旧板位号的问题，位号全部取自当前 CLOCK_CORE.kicad_pcb 的焊盘网络。

工程	CLOCK_CORE v1.0
器件	LMK5B12204 (U5)
封装	VQFN-48, 7×7 mm
日期	2026-09-23
状态	rev2 · 设计指南

1 结论

先经过电容吗

是 每一路都是 π 型滤波：+3.3V → 输入电容 → 磁珠 → 10 μ F → VDDxx → 引脚 100 nF。

过孔打在哪里

推荐 打在输入电容的 +3.3V 焊盘外侧，电流先经过电容焊盘，再进磁珠 pad1。

3.3V 走哪一层

推荐 In2.Cu 整面 +3.3V。当前 In2.Cu 为空，+3.3V 铺在 F.Cu 上，建议迁移。

2 当前板的实际拓扑

电源域	输入电容 (+3.3V 侧)	磁珠	输出电容 (域侧)	引脚电容	元件面
VDDIN	C32 100 nF	FB1	C33 10 μ F	C52 100 nF	F
VDDXO	C35 100 nF	FB2	C36 10 μ F	C59 100 nF	B
VDDPLL1	C38 100 nF	FB3	C39 10 μ F	C53 100 nF	B
VDDPLL2	C41 1 μ F	FB4	C42 10 μ F	C54 100 nF	B
VDDDIG	C44 1 μ F	FB5	无	C51 100 nF	F
VDDO0_1	C46 100 nF	FB6	C47 10 μ F	C34、C37 100 nF	F (引脚电容在 B)
VDDO2_3	C49 100 nF	FB7	C50 10 μ F	C40、C43、C48、C55 100 nF	F (部分引脚电容在 B)

VDDDIG 磁珠后面没有 10 μ F，只有引脚上的 C51。是否需要补取决于原理图设计意图，这里只指出，待确认

3 为什么输入电容在前、过孔先到电容

π 型滤波 C-FB-C 中，输入电容有两个作用：

1. **挡住母线来的噪声**：3.3V 母线上的高频噪声在进磁珠之前就已被旁路到地。
2. **挡住本域漏回母线的噪声**：VDDO 输出级的开关电流会穿过磁珠反向漏回 +3.3V，输入电容就地吸收，不使它经公共母线串到 VDDXO、VDDPLL 等敏感域。

输入电容和磁珠 pad1 在电气上是同一节点，但 PCB 上**每毫米走线约 1 nH**。100 MHz 时 1 nH 感抗 0.63 Ω ，已经和 100 nF 电容的阻抗同一量级。

所以电流路径上的**先后顺序有意义**：过孔先到电容焊盘，电容才处在主电流路径上；若电容挂在一段支线末端，高频旁路效果打折。




图 1 输入电容、磁珠与电源过孔的推荐排列（左）与应避免的排列（右）

项	要求
电源过孔位置	输入电容 +3.3V 焊盘外侧（背向磁珠），间距 ≤ 0.3 mm；空间不够时可打在电容焊盘与磁珠 pad1 之间的连接铜上
输入电容与磁珠 pad1	焊盘间隙 ≤ 0.5 mm，可直接用铜皮连成一块
输入电容 GND	焊盘外 0.4 mm 内打 GND 过孔，落 In1.Cu
过孔规格	0.6/0.3 mm，嘉立创常规工艺；不用盘中孔

4 完整路径（以 VDDPLL1 为例，元件在 B.Cu）

供电：LDO 输出 -(F.Cu)- 过孔 - In2.Cu +3.3V 整面 - 过孔(C38 外侧) → C38 焊盘 → FB3 pad1
-磁珠- FB3 pad2 -(B.Cu 短线)- C39 10 μ F - C53 100nF - 过孔 → U5 pin27 VDD_PLL1
回流：U5 E-PAD - 过孔阵列 - In1.Cu GND 整面 - 各电容 GND 过孔

5 3.3V 走哪一层

5.1 当前状态

层	当前铜
F.Cu	信号 + +3.3V / +5V / OCXO_VCC 多块铺铜
In1.Cu	GND 整面
In2.Cu	空, 没有任何铜
B.Cu	FB2 / FB3 / FB4 及部分去耦电容

5.3 磁珠之后不要回 In2.Cu

磁珠 pad2 之后的 VDDxx 是本域专用网络。在元件所在面用 $\geq 0.3\text{ mm}$ 的短线连到 $10\text{ }\mu\text{F}$ 和引脚电容; 引脚电容在另一面时用一个过孔穿过去, 这个过孔穿 In2.Cu 时开 antipad, 不能碰 +3.3V。

6 检查清单

项	判据	类别
七路电源顺序	过孔 $\rightarrow$ 输入电容 $\rightarrow$ 磁珠 $\rightarrow$ 输出电容 $\rightarrow$ 引脚电容, 不颠倒	必须
电源过孔	在输入电容 +3.3V 焊盘外侧 $\leq 0.3\text{ mm}$	建议
输入电容与磁珠	焊盘间隙 $\leq 0.5\text{ mm}$	建议
每颗电容 GND	焊盘外 0.4 mm 内有 GND 过孔	必须
+3.3V	In2.Cu 整面铺铜, 避开 U5 散热过孔阵列	建议
VDDxx 过孔穿 In2.Cu	开 antipad, 不连 +3.3V	必须
In1.Cu	GND 整面, 不分割	必须
VDDDIG	确认是否补磁珠后的 $10\text{ }\mu\text{F}$	待确认

5.2 推荐: +3.3V 整面放到 In2.Cu

- **F.Cu 空间让给信号**: 8 对差分、XO_P、PRIREF 都在 F.Cu, +3.3V 铺铜会把它们挤得绕行。
- **背面磁珠就近取电**: FB2、FB3、FB4 在 B.Cu。+3.3V 在 In2.Cu 时, 背面输入电容旁打一个过孔即可。
- **In2.Cu 可以分割**: F.Cu 信号参考 In1.Cu 的 GND, In2.Cu 上 +3.3V、+5V、OCXO_VCC 分块不影响回流。