

LMK5B12204 配置指南

CLOCK 项目 • LMK5B12204 配置

本文说明 LMK5B12204 的启动模式、寄存器与 EEPROM 的关系、以及上电时序上的一条硬约束。适用于本项目 U1 + U8（STM32F103）的组合。

摘要

- 一、配置写入 EEPROM 后，每次上电自动加载，不需要外部干预。本项目 HW_SW_CTRL 经 R9（0Ω）接地，工作在 EEPROM + I2C 模式。
- 二、EEPROM 只能烧 100 次。手册推荐工作条件中 $nEE_{cyc} = 100 \text{ cycles}$ 。调试阶段应当走 MCU 写寄存器的路径，不消耗这个配额。
- 三、VCO 校准要求外部 XO 在校准开始前就已稳定，否则 PLL 和所有输出都起不来。OCXO 冷启动需要数分钟，因此必须用 PDN 把器件启动推迟到 OCXO 预热完成之后。这一条最容易被忽略，也最容易表现为"板子有时能起、有时不能起"。

1. 启动模式




图 1 POR 配置序列与三种启动模式

HW_SW_CTRL（引脚 9）是三电平输入，只在上电复位那一刻被采样，之后改变电平无效。手册 Table 8-11 给出三种模式：

HW_SW_CTRL	模式	说明
0（接地）	EEPROM + I2C	寄存器从 EEPROM 初始化，I2C 使能。GPIO1 选 I2C 地址低两位
Float	EEPROM + SPI	寄存器从 EEPROM 初始化，SPI 使能
1（接高）	TI 内部测试专用	输出静音，禁止在产品中使用

第三行值得单独强调：**接高不是"另一种可用模式"，而是会让所有输出静音的测试状态。**
这个引脚不能悬空不管，也不能随手上拉。

本项目的接法是 U1 pin9 — R9 (0 Ω) — GND，对应 EEPROM + I2C 模式，与 SDA/SCL 上的 4.7 kΩ 上拉（R1/R2）一致，配置正确。

POR 之后的顺序是：采样 HW_SW_CTRL → 从 EEPROM 初始化寄存器 → 串口激活 → 此后可读写寄存器、也可烧录 EEPROM。控制与状态引脚只在硬复位后才激活。

2. 出厂默认配置与本项目需求的差距

通用型号出厂时 EEPROM 里已有一份默认配置（手册 Table 8-13），但它和本项目完全对不上：

项目	出厂默认	本项目
XO	48.0048 MHz，AC-DIFF	10 MHz OCXO
PRIREF / SECREF	均 25 MHz	待定
OUT0 / OUT1 / OUT2	156.25 MHz	312.5 MHz ~ 1 GHz
OUT3	25 MHz	同上
全部输出使能	Disabled	需全部启用
DPLL 环路带宽	100 Hz	按 OCXO 保持需求设定
APLL2	Disabled	视输出分配而定

四路输出出厂默认全是关闭的。 新芯片焊上去直接上电不会有任何输出——这是正常现象，不是坏件。

3. 两条配置路径



图 2 烧录 EEPROM 与 MCU 运行时配置的取舍

路径 A（烧 EEPROM）： TICS Pro 生成配置 → I2C 写入寄存器 → 发烧录命令 → 固化。此后芯片可脱离 MCU 独立启动。代价是每烧一次消耗一次配额，而配额只有 100 次。

路径 B（MCU 运行时配置）： TICS Pro 生成配置 → 转成 I2C 写入序列 → STM32 每次上电后下发。手册明确写着启动后寄存器可通过串口访问用于监控和编程，写进去立即生效、掉电丢失、**不消耗 EEPROM 配额**。改配置只需改 MCU 固件。

建议：调试期全程走路径 B，配置定型后再用路径 A 烧一次。板上已经有 U8（STM32F103CBTx）通过 I2C 连到 U1，这条路径不需要额外硬件。两条路径用的是同一份 TICS Pro 配置数据，切换成本很低。

如果一开始就靠烧 EEPROM 迭代，100 次配额很容易在调通之前耗尽——而这颗芯片不便宜。

4. 上电时序：VCO 校准的硬约束



图 3 OCXO 预热与器件启动的时序关系

手册第 8.4.1.2 节写得很直白：

正确的 VCO 校准要求外部 XO 时钟在校准开始之前，其幅度和频率都已稳定。否则 VCO 校准会失败，导致 PLL 和输出时钟无法启动。

把这句话和 OCXO 的特性放在一起看，问题就出来了：**OCXO 冷启动需要数分钟才能稳定**，而 VDD 一上电、PDN 一释放，LMK5B12204 立刻就会开始配置和 VCO 校准。两者的时间尺度差了几个数量级。

后果不是“精度差一点”，而是**PLL 根本锁不上、四路输出全无**。而且这种故障有随机性——环境温度高的时候 OCXO 稳定得快，可能就起来了；冷机开机就起不来。这类“有时好有时坏”的现象最难查。

解决办法：用 PDN 引脚推迟启动。 PDN（引脚 13）拉低时器件处于硬复位、所有模块断电；拉高后才按 HW_SW_CTRL 选定的模式启动。本项目的 PDN 已经接到 U8 的 GPIO 和 J13 调试口，STM32 完全可以控制。

5. 推荐的 STM32 启动流程

1. 上电，STM32 把 PDN 拉低并保持
2. 等待 OCXO 预热
 - 若 OCXO 有 ready / lock 输出，用它触发
 - 否则按其手册的 warm-up time 延时（通常 ≥ 30 s，保守取 3 min）
3. PDN 拉高，器件开始启动
4. 器件从 EEPROM 加载配置（或由 STM32 通过 I2C 下发完整配置）
5. 等待 APLL 锁定：APLL1 约 1.0 ms、APLL2 约 2.5 ms
6. 读 STATUS 引脚或状态寄存器确认无 LOL
7. 使能输出

第 2 步的等待时间是这套流程里唯一需要按实际 OCXO 型号确定的参数。**如果所选 OCXO 带 ready 信号，优先用它——比固定延时可靠得多，也不用为了保险而无谓地拖长开机时间。**

板上 D1、D2 两颗 LED 接在 STATUS0/STATUS1 上，可以配置成 LOL 指示，调试时一眼就能看出锁没锁上。

6. 检查清单

项目	要求
HW_SW_CTRL	接地（EEPROM + I2C）； 绝不可接高
SDA / SCL	4.7 k Ω 上拉至 3.3 V（R1/R2 已有）
PDN	由 STM32 控制，上电先拉低
OCXO 预热	等待稳定后再释放 PDN
调试期配置	走 MCU 写寄存器，不烧 EEPROM
EEPROM 烧录	配置定型后一次完成，注意 100 次上限
输出使能	出厂默认全关，配置里需显式启用
STATUS0/1	配置为 LOL 指示，接 D1/D2

7. 数据来源

均取自 LMK5B12204 数据手册 SNAS810C（2026 年 5 月修订版）：

- 第 5 节 Pin Functions: HW_SW_CTRL、PDN 引脚定义
- 第 6.3 节 Recommended Operating Conditions: $nEE_{cyc} = 100 \text{ cycles}$
- 第 8.4.1 节 Figure 8-31: Device POR Configuration Sequence
- 第 8.4.1.2 节: PLL Start-Up Sequence 与 VCO 校准对 XO 的要求
- 第 8.5.9 节 Table 8-13: EEPROM 出厂默认配置
- Table 8-11: HW_SW_CTRL 启动模式定义

OCXO 的预热时间需按最终选型的型号手册确定。