

LVDS 时钟输出端接设计

CLOCK 项目 · LVDS 时钟输出端接设计

本文分析 U1 (LMK5B12204) 四对 LVDS 差分时钟输出的端接电路。当前每对差分输出经 100 nF 交流耦合后拆成两个独立的 SMA 座，每路各有一只 49.9 Ω 对地电阻，跨接 P、N 的位置留有一只未装配的电阻。

结论摘要

一、空载时当前电路是正确的。 两只 49.9 Ω 在交流通路上串联，构成 99.8 Ω 差分负载，正是 LVDS 需要的 100 Ω 。

二、SMA 一旦接上 50 Ω 仪器，端接就被破坏。 仪器输入的 50 Ω 与板上 49.9 Ω 并联，两端都接时差分负载塌到 49.9 Ω ，VOD 降至 195 mV，**低于手册规定的 250 mV 下限。**


三、如果 SMA 接的是仪器，把输出格式改成 AC-LVPECL。 当前 AC-LVDS 格式下，去掉板上端接后单端只有约 -2.1 dBm，压在多数仪器 0 dBm $\pm$ 3 dB 输入范围的下边缘；改成 AC-LVPECL 后是 **+4.3**

dBm，余量充足，而且**一个元件都不用改**——AC-LVPECL 的标准端接恰好就是你现有的交流耦合加 50 Ω 对地。这是全文最划算的一条。

需要先纠正一个说法：这颗器件的输出格式手册里写的是 **AC-LVDS**，不是标准的直流耦合 LVDS。它本来就是按交流耦合设计的，所以板上那四对 100 nF 耦合电容不是可选项，而是必需的——这一点现有设计是对的。

前两条是端接设计问题，第三条是格式选型问题。下面分别展开。

1. 当前电路为什么是对的



交流回路：OUT_P $\rightarrow$ C3 $\rightarrow$ R7 $\rightarrow$ 地 $\rightarrow$ R8 $\rightarrow$ C4 $\rightarrow$ OUT_N
差分负载 = 49.9 + 49.9 = 99.8 Ω ，正是 LVDS 需要的 100 Ω

图 1 AC 耦合 LVDS 输出的交流回路

LVDS 驱动器是**电流源**，不是电压源。它向差分线注入一个恒定电流，输出电压完全由外部负载电阻决定。LMK5 B12204 手册给出 AC-LVDS 的 VOD（输出摆幅）在 25 MHz~800 MHz 范围内为最小 250 mV、典型 390 mV、最大 450 mV，按典型值除以标准 100 Ω 负载反推，驱动电流约 **3.9 mA**。于是接 100 Ω 得 390 mV，接 50 Ω 就只剩 195 mV。**因此负载电阻的准确性直接等价于输出幅度的准确性**，这与电压型输出（LVCMOS、LVPECL

) 的思路完全不同。


顺带一提，手册的 VOD 规格起始于 25 MHz。如果你这四对输出跑的是 10 MHz，严格说落在规格表覆盖范围之外，实测值需要自己确认。

顺着交流回路看一遍：电流从 OUT_P 流出，经 C3 到达 P 侧节点，通过 R7 流入地平面，再从地平面经 R8 上到 N 侧节点，经 C4 流回 OUT_N。R7 与 R8 在这条回路上是串联关系，合计 99.8 Ω。虽然原理图上它们画成各自对地、彼此错开的样子，电气上等价于一只 100 Ω 跨接在 P、N 之间，中点接地。

中点接地这一点还有额外好处：交流耦合切断了直流通路后，SMA 侧的共模电平被两只电阻钳位在 0 V，接单端设备时不会有共模偏置带来的意外。

跨接 P、N 的 R6、R3、R22、R23 是预留的 100 Ω 差分端接位。在当前配置下它们**不应装配**——如果装上，会与 R7 加 R8 并联，差分负载变成 50 Ω，摆幅直接减半。

2. 接上仪器后发生什么



按 LMK5B12204 手册 AC-LVDS 的 VOD 典型值 390 mV @100 Ω 反推驱动电流 3.9 mA；虚线为仪器输入端的 50 Ω

图 2 三种负载情况下的差分阻抗与摆幅

场景	P 端负载	N 端负载	差分负载	差分摆幅	判定
两端均空载	49.9 Ω	49.9 Ω	99.8 Ω	389 mV	合规
仅 P 端接仪器	25.0 Ω	49.9 Ω	74.9 Ω	292 mV	勉强合规，但两侧不对称
两端均接仪器	25.0 Ω	25.0 Ω	49.9 Ω	195 mV	低于手册下限 250 mV

中间那一行值得单独说。只接 P 端时，虽然 292 mV 仍在手册的 250~450 mV 区间内，但 P 侧负载 25 Ω、N 侧 49.9 Ω，**两条线不再对称**。差分传输依赖两侧严格对称来抵消共模干扰，不对称会把一部分差模信号转换成共模，既降低抗噪能力，也会增加辐射。这种“数值上还合规、但结构上已经坏了”的情况比第三行更隐蔽。

3. 端接配置规则

从表格可以反推出一条简单规则：**每个 SMA 端口，若接 50 Ω 负载则对应的 49.9 Ω 电阻不装；若空载则装上。**无论哪种组合，差分负载都恰好保持在 100 Ω：

使用方式	R7 (P 侧)	R8 (N 侧)	差分负载
P、N 都接 50 Ω 设备	不装	不装	100 Ω
只用 P, N 空置	不装	49.9 Ω	约 100 Ω
只用 N, P 空置	49.9 Ω	不装	约 100 Ω
都不用	49.9 Ω	49.9 Ω	99.8 Ω

规则本身很干净，问题是它**依赖使用方式，而使用方式会变**——用户插拔一根线，端接就不对了，总不能每次都动烙铁。所以实际要在两种取向里选一个：

取向一：固定为"常接负载"。把八个 49.9 Ω 全部改为不装，由外部设备提供端接。代价是任何一个 SMA 空置时，那条支路的回路断开，该对差分输出会失去负载而不能正常工作。适合每个口都固定接线的场合。

取向二：固定为"常空载"（即维持现状）。保留全部 49.9 Ω ，接受接负载时 VOD 降到 195~292 mV。如果下游是 LVDS 接收器（灵敏度 ± 100 mV），195 mV 仍能可靠接收，只是不满足发送端规格、噪声余量变小。适合偶尔接线、以板间互联为主的场合。

考虑到板上已经普遍使用 0 Ω 与 Open 配置位的做法，建议在 BOM 里把这八只电阻列为配置项，并在丝印或装配文件上写明两种取向的对应关系，而不是当作固定元件。

4. 更根本的问题：幅度不足

如果这些 SMA 是接频率计、频谱仪、信号源之类仪器的 10 MHz 参考输入，那么在讨论端接之前，先要面对一个更基本的问题。

先看当前格式下的电平。按 VOD 典型值把两种端接配置下单端注入仪器 50 Ω 的功率算清楚（时钟是方波，仪器锁的是基波，故两者都列）：

端接配置	单端峰峰值	总功率	基波功率
板上 49.9 Ω 不装，P、N 各接 50 Ω	390 mV	-1.2 dBm	-2.1 dBm
板上 49.9 Ω 保留，P、N 各接 50 Ω	195 mV	-7.2 dBm	-8.1 dBm

标准仪器的 10 MHz 参考输入通常要求 0 dBm 上下 (± 3 dB)，或者接受 TTL/CMOS 电平。对照可知：**去掉板上端接后的 -2.1 dBm 恰好落在下边缘，理论上能用但一点余量都没有**——线缆损耗、接头老化、器件偏差任何一项都可能把它推出范围；而保留板上端接的 -8.1 dBm 则明显不够。

最优解：换个输出格式，一个元件都不动

LMK5B12204 的输出格式是可编程的，而**四种差分格式的摆幅相差很大**。把手册规格摊开对比（VOD 取 50 MHz 典型值，功率按 100 Ω 差分负载、单端注入 50 Ω 计算）：

输出格式	VOD @50MHz	单端 Vpp	基波功率	相噪本底	硬件改动
AC-LVDS（当前）	400 mV	400 mV	-1.9 dBm	-160 dBc/Hz	—
AC-CML	620 mV	620 mV	+1.9 dBm	-160 dBc/Hz	无
AC-LVPECL	810 mV	810 mV	+4.3 dBm	-162 dBc/Hz	无
1.8V LVCMOS	—	900 mV	+5.2 dBm	-160 dBc/Hz	需 1.8V 电源

把输出格式改成 AC-LVPECL，幅度直接提升 6.2 dB，从"勉强及格"变成"余量充足"，而 PCB 一个元件都不用改。原因是 AC-LVPECL 的标准端接方式恰好就是交流耦合之后每线 50 Ω 对地——和你板上现有的 100 nF 加 49.9 Ω 完全一致。顺带一提它的相位噪声本底还比 AC-LVDS 好 2 dB。

这是全文最划算的一条建议：**改一个寄存器配置，不动硬件。**

至于 1.8V LVCMOS，虽然幅度最高，但代价大得多：它只有 OUT2 和 OUT3 两个 bank 支持，而且要求对应的 VDDO 供电为 1.8 V——你板上没有 1.8 V 电源轨，得新增一路。除非另有需求，否则不值得为这 0.9 dB 去加一路电源。

其它两条路（现在都不推荐了）

加巴伦： 用 1:1 巴伦把差分转单端。巴伦解决的是平衡转不平衡，不解决幅度问题，1:1 变压器输出仍是同一量级。只有在需要直流隔离时才值得用。

加后级放大： 幅度和相噪都可控，但要多一级有源器件和供电。既然换格式就能白得 6 dB，这条路没必要走。

什么情况下应该保持 AC-LVDS： 如果这些 SMA 不是接仪器，而是用两根等长同轴连到另一块板的 LVDS 差分接收端，那么当前格式是合适的，只需按第 3 节取向一把板上端接改为不装、由接收端提供 100 Ω 差分端接即可。

5. 其它建议

5.1 耦合电容的介质必须是 C0G/NP0。 100 nF 在 0402、0603 封装下几乎都是 X7R 或 X5R。这类介质有压电效应，机械振动会被调制成电压噪声直接进入时钟路径，劣化近端相位噪声；同时还有电压系数问题。板上既然用了 OCXO，说明对短期稳定度是有要求的，这里不该省。代价是 100 nF 的 C0G 通常要 1206 或 1210 封装。

5.2 电容值不要往小改。 有人会想用 10 nF 的 C0G 换回小封装，算一下不划算：

容值	时间常数 $\tau = RC$	10 MHz 方波半周期垂度
100 nF	5 μs	约 1%
10 nF	0.5 μs	约 10%

10% 的垂度会明显影响过零点时刻，直接转化为时钟抖动。100 nF 配 50 Ω 的低频截止是 31.8 kHz，对 10 MHz 完全够用，保持容值不变，只换介质。

5.3 这条路径传不了 1PPS。 交流耦合无法传输占空比极低的脉冲，基线漂移会把 1PPS 波形彻底破坏。若将来需要 1PPS 输出，必须单独预留一路直流耦合通道，不要指望复用这四组。

5.4 布局。 每对 P、N 的两段走线必须等长，按 50 Ω 单端（100 Ω 差分）控制阻抗；耦合电容与端接电阻紧邻放置、走线尽量短；四组输出之间保持间距并用地平面对地平面隔离，避免 10 MHz 的高次谐波互相串扰。

5.5 ESD。 SMA 直接对外暴露，插拔时容易引入静电。10 MHz 速率低，加低容值 ESD 保护管（结电容 <1 pF）对信号完整性影响可以忽略，值得考虑。

6. 待确认清单

项目	说明
这八个 SMA 的实际下游设备	决定选哪个输出格式，是整份文档最关键的输入
这四对输出的实际频率	手册 VOD 规格起于 25 MHz；若实际跑 10 MHz，落在规格表覆盖范围外，需实测

项目	说明
现有 100 nF 电容的介质类型	若为 X7R/X5R，建议按 5.1 更换为 C0G
R6、R3、R22、R23 是否确认保持不装	装上会使差分负载减半

本文的 VOD、相位噪声本底与各输出格式规格均取自 LMK5B12204 数据手册（SNAS810C，2026 年 5 月修订版）第 6.6 节电气特性表，已逐项核对。