

OCXO 5V 升降压供电设计

CLOCK 项目 · OCXO 5V 升降压供电设计

给 U6（OCXO-10M）提供一路稳定的 5.0 V，输入是 USB-C 的 VBUS。本文给出完整电路、元件选型、电流核算与布局要求。

1. 为什么必须是升降压

VBUS 的实际电压不是 5.0 V，而是随负载电流在 **4.25 ~ 5.25 V** 之间浮动——线缆与接头的往返电阻典型 100~500 mΩ，OCXO 冷启动那一安培电流会把它拉下去几百毫伏。这个范围**跨在 5 V 两侧**，所以纯降压或纯升压拓扑都无法覆盖，只能用升降压。


更要紧的是，对 OCXO 而言"供电稳定"首先指的不是噪声低，而是**负载变化时输出电压不动**。OCXO 手册里有一项 frequency change vs. supply voltage，典型 $\pm 0.01 \sim 0.1$ ppm per 5% 供电变化：

供电方式	负载 0.3→1.3 A 时的电压变化	折算频率变化
VBUS 直供（线缆 200 mΩ）	约 200 mV（4%）	0.008 ~ 0.08 ppm
Buck-boost 稳压	约 25 mV（0.5%）	0.001 ~ 0.01 ppm

OCXO 的初始精度不过 ± 0.1 ppm、温度稳定性约 ± 0.005 ppm。VBUS 直供那 0.08 ppm 会把 OCXO 本身的指标整个淹掉，而且它不是可以用 VCTRL 校掉的固定偏差——它跟着加热器占空比、线缆、适配器一起变，预热过程中频率会一路漂，换根线又是另一个值。

还有一层：OCXO 的加热器是 PWM 控制的，稳态下电流在 1~100 Hz 量级持续脉动。这个频率太低，电容滤不掉，只能靠电源本身的低输出阻抗和快速负载响应扛住。

2. 电路



VINA 是控制级独立供电，必须经 R38 + C58 与功率级 VIN 隔离，否则开关噪声会窜进控制环路

PS/SYNC 接高强制 PWM：省电模式下开关频率随负载漂移，低频噪声会调制进相位噪声

$VOUT = 0.5 V \times (1 + R36/R37)$ ，手册要求 R37 在 100 kΩ~1 MΩ；PG 为开漏，可上拉作电源就绪指示

图 1 VBUS 经 buck-boost 稳压到 5.0 V 后送 OCXO

位号	值 / 型号	封装	关键要求
U7	TPS63020DSJR	VSON-14 (DSJ) 3×4 mm	输入 1.8~5.5 V，输出最大 3 A
L1	2.2 μH	—	屏蔽型，饱和电流 ≥3 A，DCR 越低越好
C53	10 μF，X5R/X7R，16 V	0603	输入储能，紧贴 U7 的 VIN 脚
C54	100 nF，X7R，25 V	0402	输入高频旁路，比 C53 更靠近引脚
R38	10 Ω，±1%	0402	VINA 隔离电阻，见 3.1 节
C58	1 μF，X7R，16 V	0603	VINA 去耦，紧贴 VINA 引脚
C55	22 μF，X5R/X7R，16 V 以上	0805	输出储能，耐压见 3.5 节
C57	10 μF，X5R/X7R，16 V	0603	π 型滤波末级，紧贴 OCXO 供电引脚
FB8	600 Ω @100 MHz	0603	额定电流 ≥2 A，DCR ≤30 mΩ，见 3.6 节
R36 / R37	909 kΩ / 100 kΩ，±1%	0402	反馈分压，阻值见 3.3 节
R39	10 kΩ（可选）	0402	PG 上拉至 3.3 V，见 3.7 节

封装栏按直流偏置效应选定：**10 μF 及以上用 0603/0805 并抬高耐压**（0402 的 10 μF/6.3 V 在 3.3 V 偏压下实际只剩两三 μF），**100 nF 用 0402 压低 ESL**。两者的选型逻辑是相反的。

已对照 TPS6302x 数据手册（SLVS916I）核实：VFB 基准 **0.5 V**，输入范围 **1.8~5.5 V**（覆盖 VBUS 全程），输出电流最高 **3 A**，峰值效率 96%，DSJ 封装为 14 引脚 VSON（3 mm × 4 mm，带外露散热焊盘），推荐电感 **1~4.7 μH**（本文取 2.2 μH，在范围内）。

完整引脚定义：**VINA 1、GND 2、FB 3、VOUT 4/5、L2 6/7、L1 8/9、VIN 10/11、EN 12、PS/SYNC 13、PG 14**，外露散热焊盘接 PGND（KiCad 符号中编号 15）。VIN、VOUT、L1、L2 各有两个引脚，PCB 上必须全部连接。符号已按此定义画入 **Counter:TPS63020DSJR**。


3. 七个关键设计点

3.1 VINA 必须与 VIN 隔离

TPS63020 有两路供电引脚：**VIN（10、11）给功率级，VINA（1）给控制级**。手册对 VINA 的描述是 "Supply voltage for control stage"，它们在芯片内部是分开的。

这两路**不能直接并在一起**。功率级 VIN 上流动的是几百 kHz 到 MHz 的开关电流，在走线电感上产生的尖峰可达几百 mV；控制级里跑的是误差放大器和基准，这些尖峰一旦窜进去，会直接调制输出电压——最终变成 OCXO 供电上的抖动，再变成频率抖动。绕了一圈，正好毁掉这个电路存在的意义。

标准接法是一个 RC 低通：



截止频率约 16 kHz，把开关噪声挡在控制级之外。**C58 必须紧贴 VINA 引脚**——放远了这个 RC 就形同虚设。R38 取 10 Ω 是因为 VINA 的静态电流很小（几十 μA）

量级)，压降可忽略；不要取得太大，否则上电时控制级建立会延迟。

3.2 PS/SYNC 必须接高电平

这是本设计里最容易被忽略、后果又最严重的一点。buck-boost 芯片在轻载时通常会自动进入省电模式（PFM），**开关频率随负载在几 kHz 到几百 kHz 之间漂移**。这种低频、不规则的开关噪声正好落在相位噪声最敏感的近端偏置频率上，会直接抬高 OCXO 输出的近端相噪。

把 PS/SYNC 接到 VIN 强制器件全程工作在固定频率 PWM 模式。代价是轻载效率下降几个百分点，对这个应用完全不重要。

3.3 反馈分压与远端检测的取舍

输出电压由分压比设定：

$$V_{OUT} = V_{FB} \times (1 + R_{36} / R_{37})$$

VFB 手册值为 **0.5 V**，故 $R_{36}/R_{37} = 9$ 。这里有个容易踩的坑：**手册要求低边电阻 R37 落在 100 kΩ ~ 1 MΩ 区间**，不能随手取小值——TPS63020 的 FB 输入是高阻节点，分压网络取太小会额外耗电并干扰内部补偿。取 $R_{37} = 100\text{ k}\Omega$ 、 $R_{36} = 909\text{ k}\Omega$ （E96 最接近 900 kΩ 的值），得 $V_{OUT} = 0.5 \times (1 + 9.09) = \mathbf{5.05\text{ V}}$ ，比 5.00 V 高 0.9%，落在 OCXO 常见的 $\pm 5\%$ 供电容差内，无需强求精确 5.000 V。分压支路电流约 5 μA。

图 1 中反馈取样点在**磁珠之前**，这是保守做法：环路里不包含 π 型滤波，稳定性最好。代价是磁珠 DCR 造成的压降不被补偿（见 3.6 节）。若实测发现该压降影响过大，可以把 R36 上端改接到 C57 处做远端检测，让环路补偿掉它——但这样滤波器被包进反馈环，必须重新评估环路稳定性和相位裕度，不是无脑改。

3.4 电感必须用屏蔽型

非屏蔽电感的漏磁会耦合进旁边的 OCXO、晶振走线和反馈网络。这块板上有 10 MHz 参考和 LMK5B12204，屏蔽型不是可选项。饱和电流要按峰值算，不是平均值——升压模式下峰值电流明显高于输出电流（见第 4 节）。

3.5 输出电容的耐压不能只看容值

X7R/X5R 陶瓷电容有显著的直流偏置效应：一颗 22 μF/6.3 V 的电容工作在 5 V 时，实际容量可能只剩标称的 40~50%。开关电源的输出纹波和环路稳定性都依赖实际容量，容量掉一半可能导致纹波超标甚至环路振荡。

C55 选 16 V 或 25 V 耐压的 22 μF，同样封装下实际容量会高得多。这是成本极低但极易被忽略的一条。

3.6 磁珠的 DCR 会抵消一部分稳压效果

这条和我们的设计目标直接冲突，值得单独说。FB8 串在输出路径上，它的直流电阻会随负载产生压降：

磁珠 DCR	负载 0.3→1.3 A 时压降变化	相对 5 V	折算频率变化
50 mΩ	50 mV	1.0%	0.002 ~ 0.02 ppm
30 mΩ	30 mV	0.6%	0.001 ~ 0.012 ppm
20 mΩ	20 mV	0.4%	0.0008 ~ 0.008 ppm

也就是说，一颗 DCR 50 mΩ 的磁珠单独引入的负载调整误差（1.0%），比 buck-boost 本身的负载调整率（0.5%）还大——滤波器成了稳压精度的瓶颈。**选磁珠时必须同时看阻抗和 DCR，DCR 控制在 30 mΩ 以内**，或者按 3.3 节改用远端检测。

3.7 PG 可以用来保护 OCXO（可选）

PG（引脚 14）是开漏的 Power Good
输出：输出电压建立后释放（高），异常时拉低。悬空也能正常工作，但接一只 10 kΩ 上拉到 3.3 V 就能拿到一个"5 V 已就绪"的硬件信号。

对这块板它有个具体用途：**用它去控制 OCXO 加热器的使能**。前面算过，USB 供电在冷启动阶段很可能不够，一旦电压塌陷就会出现"欠压→复位→重新加热→再欠压"的循环，现场表现是随机重启，根因却在充电器上，很难查。有了 PG，可以在电源没稳的情况下干脆不启动加热，把这类故障挡在门外。

如果不用这个功能，PG 直接悬空即可，不需要下拉。

4. 电流预算：升压会放大输入电流

这一点常被忽略。升压工作时输入电流大于输出电流，关系是：

$$I_{in} = (V_{out} \times I_{out}) / (V_{in} \times \eta)$$


取最坏输入 $V_{in} = 4.25\text{ V}$ 、效率 $\eta = 0.90$ ：

OCXO 输出电流	VBUS 侧输入电流	加上 +3.3V 侧 0.65 A 后总计
300 mA（稳态）	392 mA	1.04 A
600 mA（小型冷启动）	784 mA	1.43 A
1.0 A	1.31 A	1.96 A

对照 USB 供电能力：**电脑 USB 口（500/900 mA）在冷启动阶段撑不住，必须用能宣告 1.5 A 以上的 Type-C 适配器，且要用 C-to-C 线**（用 A-to-C 线接 USB-A 充电器时，D+/D- 悬空只能拿到 500 mA）。

相比 VBUS 直供，本方案在冷启动时多消耗约 180 mA（效率损失加升压比），这是换取稳定 5.0 V 的代价，值得付。

5. 布局



开关电源布局的第一原则：Cin—U7—L1—Cout 这个环路的包围面积决定了辐射与纹波，优先于一切美观考虑
DC-DC 与 OCXO 之间保持完整地平面，中间不走时钟或模拟信号；FB 分压网络远离电感，避免开关磁场耦合进反馈

图 2 DC-DC 区与 OCXO 区的布局关系

开关电源的性能一半取决于布局，具体要求：

- **Cin—U7—L1—Cout 构成的高 di/dt 环路，包围面积压到最小。**
这个环路里流动的是陡峭的开关电流，面积就是天线面积，直接决定辐射和纹波。它优先于任何美观考虑。
- **输入电容紧贴 VIN 与 PGND 引脚**，C54（100 nF）要比 C53（10 μF）更靠近芯片。
- **DC-DC 区与 OCXO 区之间保持完整地平面**，中间不走时钟或模拟信号。
- **反馈分压网络远离电感**，避免开关磁场耦合进 FB 节点——FB 是整个环路里最高阻抗、最敏感的节点。
- **C57 紧贴 OCXO 的供电引脚**，让 π 型滤波的末级位于负载端而不是源端。
- 5 V 走线按 1.5 A 设计，外层 1 oz 铜下宽度不小于 0.5 mm，建议直接给到 1 mm。

6. 可选优化：把开关频率同步到参考时钟

TPS63020 的开关频率典型 2.4 MHz，其第 4 次谐波 9.6 MHz 距离 10 MHz 只有 400 kHz，会在输出相位噪声上留下一根 400 kHz 偏置的杂散。对多数应用无所谓，如果你在意远端杂散，有个办法：
PS/SYNC 引脚除了接高强制 PWM，还能接受**外部同步时钟**。用 10 MHz 四分频得到的 2.5 MHz 去同步开关频率，开关噪声的谐波就正好落在载波上，不再产生差拍杂散。代价是要多一个分频器（可以从 LMK5B12204 的某一路输出取），复杂度上升。
这属于锦上添花，先把基础电路做对再考虑。

7. 与现有电路的接口

- 本电路的输入直接接 J11 的 VBUS 网络，接在现有 C46/C47 之后即可。
- 输出的 5.0 V 是 OCXO **专用**的一路，不要与 +3.3V 数字部分共用。OCXO 加热器的断续大电流会在共用轨上产生波动，反过来数字噪声也会窜进 OCXO。
- 板上已有的 H1 三脚排针（+5V / VCC / +3.3V 三选一）可以保留：把它的 +5V 端从 VBUS 改接到本电路的 5.0 V 输出，这样排针依然能在"稳压 5 V"与"3.3 V"之间切换，适配不同电压的 OCXO。
- 原 VBUS 上的 C46（100 nF）与 C47（10 μF）保持不变，它们是 USB 端口的去耦，与本电路的 C53/C54 各司其职。

8. 待确认清单

项目	影响
OCXO 的稳态与冷启动电流	决定 U7 的电流规格与 USB 供电是否够用
OCXO 的供电电压容差与频率-电压系数	决定稳压精度要求，本文按 ±5%、±0.01~0.1 ppm/5% 估算
所选磁珠的 DCR	见 3.5 节，超过 30 mΩ 需改用远端检测
实际使用的 USB 电源与线缆	决定 VBUS 最低电压，进而决定升压裕量

已核实项：TPS63020 的 VFB 基准 0.5 V、R37 推荐范围 100 kΩ~1 MΩ、VOUT 公式、输入范围 1.8~5.5 V、最大输出 3 A、推荐电感 1~4.7 μH、PS/SYNC 接高进入固定频率同步模式（接低或悬空为轻载省电模式），均取自 TPS6302x 数据手册。OCXO 相关参数仍待选型后确认。