

# OCXO 输出分路设计

CLOCK 项目 · OCXO 输出分路设计

需求是把 U6 (OCXO-10M) 的 10 MHz 输出分成两路：一路送 U1 (LMK5B12204) 的 XO 输入，另一路引到 SMA 座供出厂校准时接频率计。本文分析该不该用有源缓冲、LMK1C1102 是否胜任，并给出推荐电路。

## 结论摘要

**一、不建议用对称的一分二缓冲器。** 两路的要求截然不同：送 LMK5B12204 那一路是整个系统的频率基准，相位噪声一点都不能劣化；送频率计那一路只是测个频率，相噪好坏完全无所谓。用一个对称的缓冲器同时服务两者，等于让不重要的那一路拖累重要的那一路。

**二、推荐高阻取样。** 主路径保持直通不动，校准口通过一只串联电阻旁路取出。**板上现有的 R34 (0  $\Omega$ ，一端接 XO\_P、另一端悬空) 正好就在这个位置**，把它改成 1 k $\Omega$ ，再补一只耦合电容和一个 SMA 座即可。

**三、LMK1C1102 能工作，但不推荐放在 XO 主路径上。** 手册只给出宽带附加抖动 19.2 fs，通篇没有任何偏置频率下的近端相位噪声数据——**你无法从手册上证明它不会劣化 OCXO 的近端相噪**，而这恰恰是买 OCXO 所付的钱。它用在板上现有的 PRIREF 路径是合适的。

## 1. 现状

从原理图读出的当前连接：

- U6 的 pin1 (RF) 经 XO\_P 网络**直连** U1 的 XO\_P 输入，中间没有任何元件——没有耦合电容，没有端接，没有匹配。
- XO\_N 网络在 OCXO 一侧直接接地，因此是**单端驱动差分输入**。
- XO\_P 网络上挂着 **R34 (0  $\Omega$ )**，其另一端悬空，未连接任何网络。
- U1 的 XO 输入端同样没有任何外围元件。

R34 这个悬空端会让 ERC 报未连接警告。不过它的位置恰好是本文方案需要的取样点，可以直接利用。

## 2. 为什么不该在主路径上放有源器件

这一节是全文的核心理由，值得单独说清楚。

OCXO 相对普通晶振的全部价值，在于优异的**近端相位噪声**和短期稳定度——也就是 1 Hz 到 100 Hz 偏置频率范围内的表现。而 LMK5B12204 作为网络同步时钟发生器，用 OCXO 做保持 (holdover) 参考时，其 DPLL 的环路带宽通常配置得很窄（几赫兹到几十赫兹量级）。**环路带宽以内的参考相位噪声是原样传递到输出的，不会被滤除**。换句话说，OCXO 的近端相噪就是系统输出的近端相噪。

在这条路径上插入任何有源器件，该器件的**附加相位噪声** (additive phase noise) 就会叠加进来。而通用数字缓冲器的近端表现由其 1/f 闪烁噪声主导，典型值在 10 Hz 偏置处约 -120 至 -135 dBc/Hz (10 MHz 载波)；一颗像样的 OCXO 在同一偏置处是 -130 至 -145 dBc/Hz。两者量级相当甚至缓冲器更差，叠加之后系统性能由缓冲器决定，OCXO 的钱就白花了。

反过来看校准口：频率计只是在闸门时间内数过零次数，相位噪声劣化 20 dB 都不影响读数的有效数字。**两路要求相差如此之大，就不该用对称结构去服务。**

3. 推荐方案：高阻取样




图 1 主路径直通、校准口经 R34 旁路取样

主路径从 OCXO 到 LMK5B12204 完全保持现状，不增加任何串联元件，因此相噪劣化为零。校准支路从 XO\_P 上以一只 1 k $\Omega$  电阻旁路引出，经耦合电容送到 SMA。

| 位号  | 值                                  | 说明                           |
|-----|------------------------------------|------------------------------|
| R34 | 1 k $\Omega$ ，0402/0603， $\pm 1\%$ | 板上已有此位，当前值为 0 $\Omega$ ，改值即可 |
| C52 | 100 nF，C0G/NP0                     | 隔直，避免频率计输入的直流通路影响 OCXO       |
| J12 | SMA 座                              | 校准口，与板上其它 Conn_Coaxial 同型号   |

**取样电阻的选值。** 频率计输入阻抗为 50  $\Omega$ ，与 R34 构成分压。阻值越大对主路径影响越小，但校准口电平也越低：

| R34          | 分压衰减     | 对主路径的插损  | OCXO 输出 +7 dBm 时校准口电平 |
|--------------|----------|----------|-----------------------|
| 1 k $\Omega$ | -26.4 dB | -0.40 dB | -19.4 dBm             |
| 470 $\Omega$ | -20.3 dB | -0.80 dB | -13.3 dBm             |
| 220 $\Omega$ | -14.6 dB | -1.47 dB | -7.6 dBm              |

通用频率计的输入灵敏度大多在 -25 dBm 或 20 mV rms 上下，1 k $\Omega$  给出的 -19.4 dBm (约 24 mV rms) 够用但余量不大。**如果你的 OCXO 输出功率低于 +7 dBm，或频率计灵敏度较差，就往下选 470  $\Omega$ ——多付 0.4 dB 的主路径插损，换来 6 dB 的校准口电平，这笔交易通常是划算的。三个档位对主路径的影响都在 1.5 dB 以内，而且是纯电阻性衰减，不引入任何噪声。**

**不接频率计时会怎样。** SMA 空载时，从主路径看过去是 1 k $\Omega$  串联一个开路，等效开路，对主路径的影响严格为零。这是高阻取样相对功分器的一个额外好处：**平时不接线，主路径就完全不受干扰，不需要为空置端口配 50  $\Omega$  端接帽。**

## 4. 三种方案的对比



图 2 三种分路做法的拓扑与代价

|         | 方案 A 高阻取样    | 方案 B 6 dB 电阻功分 | 方案 C 有源缓冲    |
|---------|--------------|----------------|--------------|
| 主路径相噪劣化 | 无            | 无              | 取决于芯片 1/f 噪声 |
| 主路径插损   | -0.4 dB      | -6 dB          | 无，可有增益       |
| 端口隔离    | 约 26 dB      | 6 dB           | 通常 >40 dB    |
| 阻抗匹配    | 校准口不匹配       | 三端口均匹配         | 好            |
| 新增元件    | 1 电容 + 1 SMA | 3 电阻 + 1 SMA   | 芯片 + 供电去耦    |
| 空置端口影响  | 无            | 需装端接帽          | 无            |

**方案 B（6 dB 电阻功分）** 用三只 16.9 Ω 电阻构成星形功分器，三个端口都匹配 50 Ω，两路对称。它的优点是校准口阻抗匹配良好，缺点是主路径白白损失 6 dB，而且空置端口开路会破坏匹配、影响主路径电平，必须常态装 50 Ω 端接帽。对于“偶尔接一次频率计”的场景，为此付出 6 dB 并不值得。

**方案 C（有源缓冲）** 的真正价值在隔离度和驱动能力。如果将来要从这颗 OCXO 分出三路以上，或者需要驱动长电缆、或者担心下游负载变化牵引 OCXO，那才轮到它出场。当前只有两路且其中一路是临时接入，用不上这些优势。

至于校准口不匹配 50 Ω 会不会有问题：10 MHz 在 FR4 中的波长约 15 米，只要电缆不长于一两米，传输线效应可以忽略；而且频率计只判过零，轻微的反反射不影响计数。

## 5. LMK1C1102 能不能用

能工作，但不推荐用在 XO 主路径上。

先说它在板上现有的用法是合理的：U2、U3 两颗 LMK1C1102 缓冲的是 SIG\_1、SIG\_2 到 PRIREF\_P、PRIREF\_N 的路径，也就是 GNSS 参考输入。这条路径的参考本身相噪就差（GNSS 秒脉冲的短稳远不如 OCXO），且 DPLL 对它的环路带宽极窄，缓冲器的附加噪声完全淹没在参考自身的噪声里。**用在那里没问题，用在 XO 路径是另一回事。**

**手册核对结果。** LMK1C1102 的抖动指标是**附加 RMS 抖动 19.2 fs（典型值，VDD = 1.8 V）**，输出偏斜 25 ps。19.2 fs 这个数字本身相当漂亮，但它是**宽带积分抖动**——而手册通篇没有给出任何偏置频率下的附加相位噪声曲线。这恰恰印证了判断的第二种情形：**厂商给宽带 RMS 抖动而不给近端相噪，说明该器件没有针对近端优化，也不打算对这一项做保证。**通用扇出缓冲器绝大多数如此。宽带抖动主要由高偏置频率段的白噪声决定，它低不代表 1 Hz~100 Hz 的 1/f 噪声也低，而后者才是 OCXO 路径上真正要命的。

所以结论是：**用它不会立刻出问题，但你无法从数据手册上证明它不会劣化 OCXO 的近端相噪**——对系统频率基准这条路径，"无法证明"就等于不能用。相比之下，高阻取样方案连这个问题都不需要问。

**还有一个信号形式的问题。**见第 6.4 节：LMK5B12204 的 XO 输入本身就要求 0.2 V/ns 以上的压摆率，10 MHz 正弦波达不到。如果 OCXO 确实是正弦输出，那么无论走缓冲器还是直连，都需要先整形——这时缓冲器反倒成了整形手段之一，但要额外处理输入偏置，电路比想象的复杂。

**如果最终确实需要有源缓冲**，选型时应盯住这几点：附加相位噪声的 floor 与 1/f 拐点（而不是宽带 RMS 抖动）、输入端是否接受正弦驱动、电源抑制比（缓冲器的电源噪声会直接调制成相噪，供电必须单独 LDO 加  $\pi$  型滤波）。对 10 MHz 这种低频，低噪声运放缓冲或分立射极跟随器往往比通用时钟扇出芯片表现更好。

## 6. 顺带核对的五项

前三项与分路方案独立但在同一段电路上，后两项关系到 OCXO 选型，建议一并处理。

**6.1 R34 的悬空端。**当前 R34 一端接 XO\_P、另一端未连接任何网络，ERC 会报未连接引脚警告。按本文方案接上 C52 与 J12 后，该问题自然消除；若暂不实施，应给悬空端加 **no connect** 标记，避免 ERC 噪声掩盖真正的错误。

**6.2 XO 输入端没有外围元件——这是对的。**查过手册后可以确认：LMK5B12204 的 XO 输入（pin 31/32）带**可编程的片上端接和片上交流耦合电容**，通过 TICS Pro 配置即可，同时支持交流耦合和直流耦合两种驱动。手册原文明确写着差分 and LVCMOS 输入都可以直流耦合到接收端。所以当前"直连、无外围元件"的画法是合法的，不需要补耦合电容——只要在配置里把输入缓冲器模式设成与实际驱动方式匹配。

有一个细节要注意：手册建议低于 2 kHz 的输入应禁用片上交流耦合电容以改善噪声抑制。10 MHz 远高于此，用默认配置即可。

**6.3 XO\_N 直接接地——这也是对的。**手册原文："单端 LVCMOS 时钟可以加到 P 输入，N 输入下拉到地"。所以当前接法正是手册推荐的单端驱动方式，**我上一版担心的"应该通过电容交流接地"是多余的**，不用改。

**6.4 但有两条输入规格必须核对，其中一条可能影响 OCXO 选型。**手册第 6.6 节给出的 XO 输入特性：

| 参数                   | 规格            |
|----------------------|---------------|
| 输入频率范围 $f_{IN}$      | 10 ~ 100 MHz  |
| 单端输入摆幅 $V_{IN-SE}$   | 0.4 ~ 2.6 Vpp |
| 差分输入摆幅 $V_{IN-DIFF}$ | 0.4 ~ 2 Vpp   |

| 参数            | 规格             |
|---------------|----------------|
| 输入压摆率 $dV/dt$ | 0.2 ~ 0.5 V/ns |
| 输入占空比         | 40 ~ 60 %      |

两点：

其一，10 MHz 正好压在输入频率范围的下限，可用，但没有余量。

其二更要紧：压摆率下限 0.2 V/ns 与摆幅上限 2.6 Vpp 在 10 MHz 正弦波下是矛盾的。一个 2.6 Vpp 的 10 MHz 正弦波，过零点压摆率只有  $2\pi \times 10 \text{ MHz} \times 1.3 \text{ V} \approx 0.082 \text{ V/ns}$ ，不到要求的一半；要达到 0.2 V/ns 需要 6.4 Vpp 的幅度，那又远远超出 2.6 Vpp 的上限。换句话说，10 MHz 的正弦波无论幅度取多少都无法同时满足这两条规格。

这意味着：这颗 OCXO 应当选 HCMOS/LVCMOS 方波输出型号，而不是正弦（RF）输出型号。

方波的过零压摆率轻松达到 V/ns 量级。当前原理图上 U6 的 pin1 名为 RF，暗示可能是正弦输出——这一项请务必对着实际型号的手册确认，如果确实是正弦输出，要么换型号，要么在 XO 输入前加一级整形。

**6.5 若 OCXO 是 3.3 V 方波输出，需要分压。** 单端输入摆幅上限是 2.6 Vpp，而 3.3 V LVCMOS 摆幅是 3.3 Vpp，超了。手册图 8-8 给出了标准接法：串联  $R1 = 125 \Omega$ 、对地  $R2 = 375 \Omega$ ，分压比 0.75，把 3.3 V 降到约 2.5 V；2.5 V 和 1.8 V 驱动则  $R1 = 0$ 、 $R2$  不装。若是 5 V 输出的 OCXO，分压比要更大，而且绝对最大额定值是  $VDD + 0.3 \text{ V}$ （约 3.6 V），5 V 直接接会损坏芯片，分压网络不是可选项。

## 7. 待确认清单

| 项目                                | 影响                                                |
|-----------------------------------|---------------------------------------------------|
| OCXO 的输出波形（正弦还是 HCMOS）与幅度         | 最关键。决定能否直接驱动 XO 输入（见 6.4）、是否需要分压（见 6.5）、以及 R34 取值 |
| OCXO 输出是否带直流偏置                    | 决定 XO 输入缓冲器配置成交流还是直流耦合模式                          |
| LMK5B12204 用 OCXO 做保持时的 DPLL 环路带宽 | 决定近端相噪的传递程度；手册标称可编程范围 1 mHz ~ 4 kHz               |
| 出厂校准所用频率计的输入灵敏度                   | 决定 R34 选 1 k $\Omega$ 还是 470 $\Omega$             |

已核实项（本次更新）：LMK5B12204 的 XO

输入耦合方式、内部端接与偏置、单端驱动接法、输入摆幅与压摆率规格，均取自数据手册 SNAS810C（2026 年 5 月修订版）第 5 节与第 6.6 节；LMK1C1102 的附加抖动取自其产品页规格。本文电平计算仍以 OCXO 输出 +7 dBm 为示例，实际值需按选定型号重算。