

# OCXO 供电电压切换设计

CLOCK 项目 · OCXO 供电电压切换设计

本文给出 U6（OCXO-10M）供电电压在 +3.3 V 与 +5 V 之间可选配的设计方案，目标是同一块 PCB 既能装 3.3 V 的 OCXO，也能装 5 V 的 OCXO，装配时通过配置电阻选定。

## 1. 需求与现状

**需求：**不同厂家、不同型号的 10 MHz OCXO 供电电压不统一，5 V 是传统主流，近年小型化型号多为 3.3 V。希望 PCB 不改版就能适配两者。

**现状：**当前原理图中 U6 的 pin5（VCC）固定连接 +3.3V 网络，C48、C49、C50 三个去耦电容挂在该网络上；同一张图纸右侧另有一个 +5V 电源符号，处于悬空未连接状态。也就是说板上两条电压轨都已存在，只是 OCXO 被硬连到了其中一条。

**既有做法：**本板已经在使用 0  $\Omega$  电阻与 Open 位作为配置跳线，例如 R9、R11、R13、R18、R21、R28、R29 装 0  $\Omega$ ，R3、R6、R22、R23 留空。本文方案沿用这一既有风格，不引入新的器件类型。

## 2. 电源架构与约束




图 1 两种供电方案在电源树上的位置

板上电源来自 USB-C（J11），CC1、CC2 通过 R30、R31 两只 5.1 k $\Omega$  下拉电阻配置为标准 UFP（受电端）。+5V 即 USB VBUS，+3.3V 由两颗 TPS78633（U4、U5，SOT-223-6 封装）从 5 V 线性降压产生，同时供给 LMK5B12204（U1）与两颗 LMK1C1102（U2、U3）。

这个架构带来两条硬约束，它们比"选哪个元件切换"重要得多：

**约束一：USB 供电电流有限。**板上只有 5.1 kΩ 的 Rd 下拉，没有检测对端 Rp 电平 的电路，也没有 PD 协商芯片。这意味着板子能宣告自己是受端端，但无法得知电源实际允许多大电流。接 USB 2.0 主机时上限 500 mA，接 USB 3.x 主机时 900 mA；接支持 Type-C 电流宣告的电源适配器时对方可能允许 1.5 A 或 3 A，但板子只能"盲取"。**设计上必须按最坏情况 500 mA 核算。**

**约束二：3.3 V 路径要经过线性稳压器。**TPS78633 是线性 LDO，输入 5 V、输出 3.3 V，压差 1.7 V 全部转化为热量。OCXO 走 3.3 V 时，它的电流会叠加到 LDO 上，功耗按 1.7 V × I 增加。而 OCXO 恰恰是全板电流最大的器件。


### 3. 切换方式选型

| 方式              | 接触电阻        | 载流         | 可现场切换   | 误接双通风险  | 评价            |
|-----------------|-------------|------------|---------|---------|---------------|
| 双 0 Ω 电阻二选一     | 最低 (<50 mΩ) | 0805 约 2 A | 否，需焊接   | 有，靠工艺防呆 | <b>推荐</b>     |
| 三脚排针 + 跳线帽      | 10~30 mΩ    | 约 3 A      | 是       | 无，物理互斥  | 需频繁切换时用       |
| PCB 焊盘锡桥        | 不确定         | 低          | 否       | 有       | 不推荐，大电流下不可靠   |
| DIP 拨码开关        | 50~200 mΩ   | 通常 <500 mA | 是       | 视型号     | 不推荐，载流与可靠性均不足 |
| 负载开关 / 理想二极管 OR | 视器件         | 高          | 是 (可软控) | 无       | 过度设计，且引入压降与噪声 |

**推荐双 0 Ω 电阻方案**，理由有三：一是本板已有同类做法，工艺文件和装配习惯一致；二是无机械接触，长期可靠性最高，且接触电阻最小——OCXO 电流大，任何毫欧级的额外阻抗都会变成压降和发热；三是成本为零。

代价是切换需要动烙铁。但这是**装配期的选型配置**，不是运行期功能：一块板配一颗 OCXO，型号定了就不会再变。如果你的实际用法是同一块板要反复插拔不同 OCXO 做对比测试，那就改用三脚排针加跳线帽，牺牲一点接触电阻换取免焊切换，并接受跳线帽可能松动的风险。

### 4. 推荐电路



**严禁 R34 与 R35 同时装配**  
5V 将倒灌至 3.3V 轨，损坏 U4 / U5 及全部 3.3V 器件

图 2 双 0 Ω 电阻二选一供电切换

新增与改动的元件如下。原有的 C48、C49、C50 保持不变，只是它们所挂的网络从 +3.3V 改名为 VDD\_OCXO。

| 位号  | 值   | 封装            | 说明                    |
|-----|-----|---------------|-----------------------|
| R34 | 0 Ω | 0805, 额定 ≥2 A | 接 +5V, 装则为 5 V 方案     |
| R35 | 0 Ω | 0805, 额定 ≥2 A | 接 +3.3V, 装则为 3.3 V 方案 |
| TP1 | 测试点 | 1 mm 焊盘       | 测量 VDD_OCXO 实际电压      |

**为什么用 0805 而不是 0402。** 0805 的 0 Ω 电阻额定电流通常为 2 A，0603 约 1 A，0402 约 1 A。OCXO 冷启动电流可达 1 A 以上（见第 6 节），0805 留出的余量最合适。虽然 0 Ω 电阻标称阻值为零，实际存在 20~50 mΩ 的体电阻，1 A 下压降 20~50 mV，对 3.3 V 供电是 1% 量级，可以接受，但没有必要用更小封装去恶化它。

**网络改名。** 建议把 U6 pin5 所在网络从 +3.3V 改为独立的 VDD\_OCXO 网络标签。这样 ERC 能正确识别它不再是全局电源网络，也避免后续有人误以为 OCXO 与其它 3.3 V 器件共网。C48、C49、C50 仍然紧贴 U6 放置。

**测试点。** 加一个 TP1 直接测 VDD\_OCXO，是为了在装配后能一眼确认装对了电阻，也便于测量 OCXO 冷启动时该点的电压跌落。

## 5. 防呆：绝不能两个都装

R34 与 R35 同时装配会把 +5V 与 +3.3V 直接短接。后果是 5 V 通过 R35 倒灌进 3.3 V 轨：TPS78633 的输出被反向抬高到 5 V，LDO 内部寄生二极管可能承受反向电流而损坏；更严重的是 U1、U2、U3 等全部 3.3 V 器件会被加上 5 V，绝对最大额定值通常在 3.6~4 V，会立即永久损坏。这是本设计唯一的致命失误模式，必须用三重措施防住：

- 原理图属性：** 在 KiCad 中给未选用的那颗电阻设置 **Do not populate** 属性（DNP），并在 Value 栏写明。BOM 与贴片文件会自动带上该状态。
- PCB 丝印：** 在 R34、R35 旁边印一行明确文字，例如 **R34=5V / R35=3.3V** ■■■。丝印是产线唯一会看的现场文档。
- 上电前检查：** 装配后、首次上电前，用万用表二极管档测量 +5V 与 +3.3V 两网络之间是否导通。若导通则说明两颗都装了，此时通电即损坏。

如果你判断产线执行力不可靠，那就直接改用三脚排针加跳线帽——它在物理上无法同时接通两路，把风险从"靠流程"变成"靠结构"。这是排针方案唯一压倒 0 Ω 方案的地方。

## 6. 电流与热耗散核算

**OCXO 的电流特性。**

恒温晶振与普通晶振的根本区别在于内部有加热器和恒温槽。冷启动时加热器全功率工作把晶体加热到约 75 °C，此阶段电流是稳态的三到五倍，**持续时间是分钟量级**，不是毫秒级尖峰。典型量级如下（以实际型号手册为准）：

| 类型                 | 稳态功耗      | 冷启动功耗 | 5 V 稳态 / 冷启动            | 3.3 V 稳态 / 冷启动          |
|--------------------|-----------|-------|-------------------------|-------------------------|
| 小型 (5×7 ~ 9×14 mm) | 0.5~1.5 W | 2~3 W | 100~300 mA / 400~600 mA | 150~450 mA / 600~900 mA |
| 标准 DIP-14          | 1.5~2.5 W | 5~8 W | 300~500 mA / 1~1.6 A    | —                       |

由此得到第一个重要结论：储能电容对冷启动毫无帮助。常见的错误反应是在VBUS上加大电容来"扛过启动尖峰"。加热持续数分钟，任何现实容量的电容在这个时间尺度上都等于不存在。缓解冷启动电流只有两条路：选低功耗型号，或者提高供电能力。

**方案 A（5 V）的电流预算。** OCXO 电流直接从VBUS取，不经过 LDO。以小型 5 V OCXO 冷启动 500 mA 计，加上 3.3 V 侧的固有负载——按手册规格核算，LMK5B12204 约 620 mA、两颗 LMK1C1102 合计数十 mA，共约 650 mA，经线性 LDO 后输入侧电流与输出侧相同——**总计约 1.15 A，远超 USB 2.0 的 500 mA 上限。**必须使用能宣告 1.5 A 以上的 Type-C 电源适配器，不要接电脑 USB 口冷启动。

**方案 B（3.3 V）的 LDO 热耗散。** 这是方案 B 的硬伤。OCXO 电流叠加到 TPS78633 上，额外功耗为  $1.7\text{ V} \times I$ ：

| OCXO 电流 @3.3 V | LDO 额外功耗 | SOT-223-6 温升 ( $\theta_{JA} = 54.2\text{ }^{\circ}\text{C/W}$ ) |
|----------------|----------|-----------------------------------------------------------------|
| 200 mA（低功耗稳态）  | 0.34 W   | 约 18 $^{\circ}\text{C}$ ，可接受                                    |
| 450 mA（稳态上限）   | 0.77 W   | 约 41 $^{\circ}\text{C}$ ，接近上限                                   |
| 900 mA（冷启动）    | 1.53 W   | 约 83 $^{\circ}\text{C}$ ， <b>会触发热关断</b>                         |

而且这还没算 LDO 本来就要供的负载。按 LMK5B12204 手册的电流规格逐项相加：核心部分 VDD\_DIG 21 mA、VDD\_IN 43 mA、VDD\_PLL1 110 mA、VDD\_XO 20 mA、VDD\_PLL2 120 mA（APLL2 使能时），合计 314 mA；输出部分每通道 65~70 mA（输出 mux 与分频器）外加 11 mA（AC-LVDS 驱动器），四对输出约 312 mA。**单是 U1 就要 620 mA 左右**，加上两颗 LMK1C1102，3.3 V 轨的固有负载已接近 650 mA，本身就让 LDO 耗散 1.1 W、温升 60  $^{\circ}\text{C}$ 。

在这个基础上再叠加 OCXO 的电流，方案 B 在冷启动期间必然过热保护，表现为 3.3 V 轨反复跌落、整板反复复位、OCXO 永远无法完成预热。

**因此方案 B 只适用于低功耗小型 3.3 V OCXO**，且建议给 OCXO 单独配一颗 LDO，而不是共用 U4、U5。这已超出本文"切换"的范围，但如果 3.3 V 是主用方案，应当在下一版布板时考虑。

本节数据已核对 TPS786 数据手册（SLVS389M）：TPS78633 连续输出电流 **1.5 A**，SOT-223（DCQ，6 引脚）的  $R_{\theta JA} = 54.2\text{ }^{\circ}\text{C/W}$ ，1.5 A 时压差典型 340 mV、最大 510 mV，负载调整率 7 mV（0~1.5 A），输出限流 2.4~4.2 A。 $\theta_{JA}$  是 JEDEC 标准板（9 in<sup>2</sup>）下的值，实际取决于铺铜面积——手册明确指出 SOT-223 的主要散热路径是通过接地散热片到 PCB，因此那片铜箔的面积直接决定上表温升是否成立。

## 7. 换电压时必须连带修改的四处

只改一颗 0  $\Omega$  电阻是不够的。OCXO 供电电压变化会牵动周边电路，以下四处必须同步检查：

**7.1 VREF 与 VCTRL 分压电路。** 参见《OCXO 压控端电位器接法》一文，R32 电位器由 U6 的 VREF 引脚供电。3.3 V OCXO 的 VREF 电压与 5 V 型号不同（可能是 2.5 V，也可能根本没有 VREF 引脚）。若目标型号无 VREF，需要把 R32 的上端改接到 VDD\_OCXO，并重新核算分压范围；同时 VCTRL 的合法输入范围也会随之改变。

**7.2 输出电平与 LMK5B12204 的输入兼容性。**  
这是四项中最危险的一项，而且手册数据出来后可以把话说死了。  
LMK5B12204 的绝对最大额定值写明：时钟与逻辑输入的电压范围是 **-0.3 V 到 VDD + 0.3 V**，VDD 最大 3.6 V。推荐工作条件里输入电压范围是 0 ~ 3.465 V。而 XO 单端输入摆幅规格是 **0.4 ~ 2.6 Vpp**。

三条结论：

- 切到 5 V 之后，如果 OCXO 是 HCMOS 方波输出，0~5 V 的摆幅会直接超过绝对最大额定值，U1 会损坏。这不是"可能有风险"，是超规格。
- 即使是 3.3 V 输出的 OCXO，3.3 Vpp 也超过了 2.6 Vpp 的输入摆幅上限。手册图 8-8 给出了标准解法：串联  $R1 = 125\ \Omega$ 、对地  $R2 = 375\ \Omega$  分压到约 2.5 V（2.5 V 与 1.8 V 驱动则  $R1 = 0$ 、 $R2$  不装）。换句话说，3.3 V 方波输出的 OCXO 也需要这个分压网络，当前电路里没有。
- 若 OCXO 是正弦输出且幅度在 2.6 Vpp 以内，摆幅这一关能过，但会撞上另一堵墙：XO 输入要求压摆率  $\geq 0.2\text{ V/ns}$ ，而 10 MHz 正弦在 2.6 Vpp 下只有 0.082 V/ns，不达标。详见《OCXO 输出分路设计》第 6.4 节。

综合起来：这颗 OCXO 应当选 3.3 V 或更低电压的方波输出型号，并按手册加分压网络。5 V 型号即便解决了供电，也要在信号路径上额外做电平转换，得不偿失——这一条其实反过来影响了本文的方案选择。

**7.3 去耦电容的耐压与直流偏置降额。** C48 标称 10  $\mu\text{F}$ ，若其额定耐压为 6.3 V，在 5 V 工作点下 X5R/X7R 陶瓷电容的直流偏置效应会使实际容量下降到标称值的一半甚至更少。切到 5 V 方案时建议把 C48 换成额定 16 V 或 25 V 的型号，容量标称值不变而实际有效容量更高。

**7.4 封装与引脚定义。** 不同电压的 OCXO 未必共用同一 footprint，即使外形相同，引脚定义也可能不同——OCXO 的引脚排列没有统一标准，VCTRL、VREF、GND 的位置各厂家不一。选定两个候选型号后，必须逐一对引脚定义表，确认它们真的 pin-to-pin 兼容，否则"切换供电电压"这件事本身就不成立。

## 8. 布局、丝印与测试

布局：

- R34、R35 并排放置，靠近 U6，走线尽量短粗。按 1 A 电流、外层 1 oz 铜、20 °C 温升计算，走线宽度不小于 0.5 mm；建议直接给到 1 mm 以降低压降。
- C48、C49、C50 保持紧贴 U6 的 VCC 引脚，顺序为最小容值最靠近引脚。
- 若采用方案 A，建议在 R34 与 VDD\_OCXO 之间预留一个磁珠位（例如 FB8）与一个 10  $\mu\text{F}$  电容位，构成  $\pi$  型滤波，抑制 USB VBUS 上的开关噪声。板上已有 7 只磁珠，型号可沿用。VBUS 噪声会通过 VCC 调制 OCXO 的相位噪声，这一项对时钟板不能省。
- TP1 放在方便探针接触的位置，旁边标注网络名。

丝印：R34=5V / R35=3.3V ■■■，字高不小于 0.8 mm。

上电测试顺序：

1. 装配后目视确认 R34、R35 只装了一颗。
2. 万用表测 +5V 与 +3.3V 之间不导通。
3. 接 Type-C 适配器（非电脑 USB 口）上电，立即用 TP1 测 VDD\_OCXO，确认电压符合预期。
4. 监测冷启动期间 VDD\_OCXO 的跌落幅度，以及（若走方案 B）TPS78633 的表面温度。
5. 预热 30 分钟后再评估频率与相位噪声。

## 9. 待确认清单

已核实（对照 TPS786 数据手册 SLVS389M 与 LMK5B12204 数据手册 SNAS810C）：

| 项目              | 确认值   |
|-----------------|-------|
| TPS78633 最大输出电流 | 1.5 A |

| 项目                                   | 确认值                                               |
|--------------------------------------|---------------------------------------------------|
| SOT-223 (DCQ, 6 引脚) 热阻 R $\theta$ JA | <b>54.2 °C/W</b> (JEDEC 9 in <sup>2</sup> 标准板)    |
| TPS78633 压差 @1.5 A                   | 340 mV 典型 / 510 mV 最大                             |
| TPS78633 负载调整率                       | 7 mV (0~1.5 A)                                    |
| LMK5B12204 核心 + 输出总电流                | 约 620 mA @3.3 V (APLL2 与四对 AC-LVDS 输出全开)          |
| LMK5B12204 XO 输入绝对最大值                | <b>VDD + 0.3 V, 约 3.6 V</b> — 5 V 摆幅直接接会损坏, 见 7.2 |
| LMK5B12204 XO 单端输入摆幅上限               | 2.6 Vpp (3.3 V 驱动需按手册图 8-8 分压到 2.5 V)             |

**仍待确认** (取决于你选的 OCXO 型号) :

| 项目                 | 若不符的影响                        |
|--------------------|-------------------------------|
| 目标 OCXO 稳态与冷启动电流   | 决定 USB 供电是否够用, 本文按典型量级估算      |
| OCXO 输出波形与摆幅       | 决定是否需要分压网络 (见 7.2)            |
| OCXO 是否有 VREF 及其电压 | 决定 R32 分压电路改法 (见 7.1)         |
| 两个候选型号的引脚定义        | 假设 pin-to-pin 兼容, 不兼容则整个方案不成立 |