

CLOCK PCB 设计流程

CLOCK 项目 · 硬件设计文档 · v1.0

本文按时间顺序给出 CLOCK 板从原理图收尾到 Gerber 出厂的完整操作流程，说明每个阶段做什么、依据是什么、以及做完怎么验证。

与 `pcb-layout.md` 的分工：那篇讲设计成什么样（叠层参数、分区结论、阻抗数值），本篇讲按什么顺序做。遇到具体数值请回查那篇，本文只在流程需要时引用结论。

原理图结构：工程已从单页平坦图拆成层次结构——顶层 `CLOCK.kicad_sch` 挂两张子图：`CLOCK_GEN.kicad_sch`（OCXO、LMK5B12204、时钟分配与电源，141 个器件）和 `MAIN_CTRL.kicad_sch`（STM32F103CBT6 主控，12 个器件）。这次拆分改变了元件的层次路径，直接影响阶段四的操作方式，见第 5 节。

1. 流程总览




图 1 十阶段流程与各阶段的返工代价

十个阶段不是均等的。**边框颜色表示做错之后的返工代价**：红色阶段一旦定错，后面所有工作作废；绿色阶段返工只是重做本步。

这个代价梯度决定了流程的形状——**红色阶段必须慢，绿色阶段可以快**。阶段三（电路板配置）只需要十几分钟，但跳过它直接布线，等于用默认的两层板、0.2 mm 线宽画完全板，然后推倒重来。

当前工程进度

统计自 `hardware/schematic/v1.0/CLOCK/CLOCK.kicad_pcb` 与 `CLOCK.kicad_pro` 的实际状态：

项目	现状	对应阶段
铜层	四层已建：F.Cu / In1.Cu / In2.Cu / B.Cu	阶段三已完成
叠层设置	JLC04161H-7628: 0.2104 / 1.065 / 0.2104 mm	阶段三已完成

项目	现状	对应阶段
网络类定义	5 个已建 (Default、CLK_DIFF、RF_50、PWR_3V3、PWR_5V)	阶段三已完成
网络类成员分配	只有一条 Default 空规则，无任何网络被分配	阶段三未完成
封装数量	153 个 (C 71、R 37、J 15、FB 10、U 8、H 5、D 2、TP 2、L 1、X 1、USB 1)	阶段四已完成
板框	已画，90 × 90 mm (X 95.75–185.75，Y 52.85–142.85)	阶段五已完成
MAIN_CTRL 布局	12 个器件全在 F.Cu，且位于板框外 (X 196–225)	阶段六未完成
LMK1C1102 散热焊盘	符号仍为 8 脚，U2/U3 的焊盘 9 无网络	阶段二未完成
走线 / 过孔	0 / 0	阶段七未开始
铺铜	一个 zone 都没有	阶段八未开始

结论：下一步有三件事，都不是布线。按代价从高到低：补上 LMK1C1102 的 EP 引脚（阶段二，改原理图会回流到 PCB）、给网络类分配成员网络（阶段三，不做则 DRC 形同虚设）、把 MAIN_CTRL 的 12 个器件摆进板框（阶段六）。

网络类"建了但没分配"是个隐蔽陷阱。五个类的线宽都填对了，看起来阶段三已完成，但 `netclass_patterns` 里只有一条空规则，意味着全部网络仍归 Default。布线时 VBUS 会按 0.2 mm 放行，DRC 不会有任何提示——因为按 Default 规则它确实合规。

2. 阶段一 开工前决策

三个决定一旦做出就贯穿全程，改动意味着整板重来。CLOCK 的三个决定及依据：

决策	选择	依据
层数	四层	312.5 MHz 下贴片电容阵列的 PDN 阻抗 0.082 Ω 对 0.13 Ω 目标仍有 1.6 倍余量；频率不上探则四层够用
板厂与工艺	嘉立创，常规工艺，JLC04 161H-7628	免费打样每月两款，四层 10 × 10 cm 内 5 片；阻抗按 ±20% 管控
板框	90 × 90 mm	压在 100 mm 免费线内，且留 10 mm 余量应对布局微调
主控	STM32F103CBT6 (LQFP4 8)	职责只有三项：I2C 配置 LMK5B12204、四路 GPIO (GPIO0/1/2、PDN)、9600 波特率串口。不用 USB，不跑 RTC
主控时钟	外接 8 MHz HSE，不装 32.768 kHz LSE	见下

四层是有条件的。到 500 MHz 时 PDN 余量只剩刚好，到 1 GHz 必须上六层。若日后输出频率上探，这个决定要重做——所以它排在流程第一位。

主控的两个晶振决定分别由不同理由支撑，不要一起推翻。

不装 32.768 kHz LSE：LSE 的唯一用途是给内部 RTC 提供走时基准。本板的"时钟"是频率意义上的（OCXO + PLL 分配），STM32 不跑日历 RTC，装了只是白占 PC14/PC15 两个脚和四个元件。

要装 8 MHz HSE：这一条是被串口逼出来的。I2C 是同步总线、GPIO 是静态电平，两者都不在乎时钟精度，单看它们内部 HSI 完全够用。但 UART 是异步的，接收端要在一帧 10 位内守住采样点，工程上单边容差按 ±2 % 卡。F103 的 HSI 出厂只在 25 °C 校准到 ±1 %，全温区是 -1.9 % / +4.5 %——高温端直接越界。

波特率高低不改变这个结论。9600 与 115200 的相对误差完全相同，都等于时钟源的相对偏差；低波特率只是让 BRR 的量化误差更小（HSI 8 MHz 下 9600 的量化误差仅 0.04 %），而量化误差本来就不是瓶颈。选 9600 并不能省掉晶振。

验证：五个决定写进版本记录，与 BOM、封装选型一致。

3. 阶段二 原理图收尾

PCB 是原理图的投影，原理图里的错误会原样长进铜箔里。进入 PCB 前必须清账：

- **ERC 无未处理错误。** 电源网络必须有 PWR_FLAG 或电源输出引脚驱动，否则报"电源未驱动"。
- **每个器件都有确定的封装。** 尤其是从立创导入的 `JLCImport:` 系列（TPS63020DSJR、TYPE-C_16PIN_2MD_073、DOPFITKR2-10M 等），要逐个核对焊盘尺寸与实物规格书。
- **补齐已知缺口。** pcb-layout.md 第 6 节指出两处：VDDDIG 缺 10 μ F、VDDXO 缺 100 nF。在导入 PCB 之前补，不要等布局完再加——布局完再塞电容，位置只能将就。
- **符号引脚数必须覆盖封装焊盘数。** 见下节，当前工程有两处未闭环。

3.1 散热焊盘 (EP) 必须在符号里有对应引脚

更新 PCB 时若出现这类警告，说明封装的焊盘在符号里找不到落脚点：

■■■: ■■■■■ U3 ■■■ 9 ■■■■■ 9 ■■■■■■■■■
 ■■■: ■■■■■ U2 ■■■ 9 ■■■■■ 9 ■■■■■■■■■

U2、U3 是 LMK1C1102，封装 WSON-8-1EP_2x2mm——8 个引脚外加中心散热焊盘（焊盘 9）。而符号 Counter:LMK1C1102 只定义了 8

脚（CLKIN、1G、Y0、GND、NC、VDD、NC、Y1），于是那块中心大焊盘**分配不到网络，处于浮空状态。**

后果不止是散热：EP 是芯片内部地的一部分，浮空会劣化接地完整性。U2/U3

就在时钟分配链路上，这一项直接影响输出相噪与抖动。而且 DRC 不会报错——它并不知道那个焊盘本该接地。

修法： 编辑符号，添加引脚 9，名称

EP, 电气类型选「无源」(Passive)。不要选「电源输入」——语义上虽然说得通, 但会让 ERC 要求该脚必须被一个"电源输出"驱动, 凭空多出一道检查; 更不要选「未连接」, 那个类型的含义是"故意不接", 你把它连到 GND 时 ERC 反而报错。

改完符号有一步极易漏掉：原理图里已放置的 U2、U3 用的是旧符号缓存，不会自动长出第 9 脚。必须右键 → 「从库更新符号」，或 **Tools → Update Symbols from Library** 批量更新，然后把 EP 连到 GND。

同类检查要覆盖全部带 EP 的器件：**U1**（LMK5B12204，VQFN-48-1EP，焊盘 49）和 **U7**（TPS63020，SON-14 带 EP）。U7 是开关电源，EP 接地不良会直接变成噪声源。

3.2 MAIN_CTRL 的最小外围

主控外围刻意压到最简，但有几项省不掉，且都属于“漏了就上不了电”的类型：

项目	要求	漏掉的后果
BOOT0	10 kΩ 下拉到 GND	F103 的 BOOT0 无内部下拉，悬空则上电随机进 System Memory，程序不运行
NRST	对地 100 nF	内部有弱上拉，电容用于抗干扰复位
VBAT	接 3.3 V（不用电池就并到 VDD）	不能悬空

项目	要求	漏掉的后果
VDDA	磁珠/10 Ω + 1 μF 滤波	即使不用 ADC，VDDA 也给内部模拟部分和 PLL 供电
每路 VDD	各 100 nF，另加整组 10 μF	—

一处尚未闭环：晶振负载电容。C70/C71 当前是 20 pF，这个值是从模板带来的默认值，必须按晶振实际的 C_L 反算：

$$C70 = C71 = 2 \times (C_L - C_{stray}) \quad C_{stray} \quad 3\sim5 \text{ pF}$$


X32258M0B4SI 的 C_L 要查规格书确认。若 C_L = 20 pF，正确值是 33 pF 而非 20 pF（用 20 pF 会让实际振荡频率偏高）；若 C_L = 8 pF 则应取 8 pF。加 HSE 的全部目的就是要精度，容值配错等于白加这颗晶振，所以这一步不能跳过。

验证：ERC 通过；封装库中无缺失引用；两处去耦缺口已补；带 EP 的器件（U1/U2/U3/U7）焊盘数与符号引脚数一致且 EP 已接地；BOOT0 实测为下拉而非上拉；C70/C71 已按规格书 C_L 复核。

4. 阶段三 电路板配置（当前工程的缺口）

这是本流程里最被低估的一步。它只改设置、不画一根线，却决定后面所有走线的物理属性。

4.1 叠层



计算阻抗时 H 填这一段（0.2104 mm），不是板厚 1.6 mm

图 2 四层板 1.6 mm 叠层剖面（JLC04161H-7628）

本阶段的叠层部分已完成，工程实测为 F.Cu 0.035 / prepreg 0.2104 / In1.Cu 0.0152 / core 1.065 / In2.Cu 0.0152 / prepreg 0.2104 / B.Cu 0.035，与 JLC04161H-7628 一致。关键是 L1-L2 间距 0.2104 mm——这个数字既决定 50 Ω 微带的线宽，也决定回流路径的紧密程度。

四层的用途分配：

层	用途	硬性要求
L1 (F.Cu)	8 路差分输出、XO_P、PRIREF，CLOCK_GEN 全部器件	参考 L2，控 50 Ω / 100 Ω
L2 (In1.Cu)	完整 GND	绝对不分割

层	用途	硬性要求
L3 (In2.Cu)	+3.3V 主铜皮、VBUS、七路磁珠分支	可分割，但 MAIN_CTRL 与晶振正下方须保持整片
L4 (B.Cu)	MAIN_CTRL 全部器件，及 I2C、GPIO、SWD 等低速信号	不走高速信号

L3 保留为电源平面，没有改成第二块地。把 MAIN_CTRL 放到 L4 后，它的走线以 L3 为参考，很自然会想到“L3 也铺成 GND 才安全”。但对本板不必：MAIN_CTRL 的信号全是低速（I2C 100 kHz、GPIO 静态电平、SWD 几 MHz），跨电源分割的影响很小；而 L3 一旦让出，3.3 V 就只能靠表层铜皮分配，压降和布线难度都要付代价。

代价换来的约束是：MAIN_CTRL 器件群与 8 MHz 晶振的垂直投影范围内，L3 必须是连续的一片 +3.3 V，不得有分割缝穿过。晶振是这块区域里唯一的宽带噪声源，也是唯一对参考面连续性敏感的部分。

MCU 放 L4 这个安排本身是分区手段，不只是省地方。数字主控与 OCXO/LMK 射频链路分居板子两面，中间隔着 L2、L3

两层完整铜箔，隔离效果远好于同层拉开距离。但这个效果完全依赖内层真的铺满——当前工程一个 zone 都没有（见第 1 节进度表），在铺铜完成之前，“MCU 放背面”没有任何隔离作用。

4.2 网络类

网络类	成员网络	线宽	间距	过孔
CLK_DIFF	OUT0~OUT3 共 8 对差分 100 Ω 差分；全程走 L1，对与对之间 ≥ 0.6 mm（3W）	0.2 mm	对内 0.2	禁用
RF_50	XO_P、PRIREF 50 Ω 单端微带；计算时 H 取 0.2104 mm，不是板厚 1.6 mm	0.36 mm	≥ 0.72	禁用
PWR_5V	VBUS、+5V_OCXO 冷启动 1.43 A；1.0 mm 外层 1 oz 在 ΔT=20 °C 下可过 3.2 A	≥ 0.5，建议 1.0	0.3 mm	0.8 / 0.4
PWR_3V3	+3.3V 与七路磁珠分支 负载 0.65 A；主干靠 L3 铜皮，只有分支才用走线	0.5 mm	0.3 mm	0.8 / 0.4
Default	I2C、GPIO、STATUS 低速信号，统一收到 L4	0.2 mm	0.2 mm	0.6 / 0.3

当前工程只有 Default 一个网络类——布线前必须先补齐前四类，否则线宽全靠手动改，改一次就是全板返工。

过孔一栏的「禁用」指阻抗线不换层：换层会打断参考平面，必须换时须在旁边补地过孔。

图 3 网络类划分与线宽 / 间距 / 过孔规则

五个网络类已经建好，但一个成员网络都没分配。工程实测的 netclass_patterns 里只有一条 {netclass: Default, pattern: ""}，四个自定义类（CLK_DIFF 0.2 mm、RF_50 0.36 mm、PWR_3V3 0.5 mm、PWR_5V 1.0 mm）全是空壳。

这比“只有 Default 一个类”更危险，因为板设置界面看上去已经配好了。实际布线时每根线仍按 Default 的 0.2 mm 走，而 DRC 不会有任何提示——按 Default 规则它确实合规。VBUS 会被画成 0.2 mm 而没人发现。

补法是在「板设置 → 网络类」的分配表里为每个类写 pattern（如 /CLK_*、VBUS、+3V3），或逐网络指定。分配完回到网络列表逐条确认归属，不要只看类定义。

电流依据来自 ocxo-5v-buckboost.md 第 4 节：OCXO 冷启动时 VBUS 侧输入电流可达 784 mA，加上 +3.3V 侧 0.65 A，总计约 1.43 A。按 pcb-current-capacity.md 的外层 1 oz 对照表，1.0 mm 在 ΔT = 20 °C 下可过 3.23 A，余量充足。

4.3 DRC 规则

工程现有的规则（min_track_width 0.2、min_via_diameter 0.5、min_hole_to_hole 0.25、min_copper_edge_clearance 0.5）与嘉立创常规工艺一致，可以保留。需要补充的是**差分对与阻抗线的自定义规则**：对间距 $\geq 0.6\text{ mm}$ （3W 规则）无法用网络类表达，要写成自定义 DRC 规则或在布线时人工守住。

验证：层数 = 4（已达成）；叠层介质厚度与板厂型号一致（已达成）；四个自定义网络类**不仅建齐、且每一类都有成员网络实际归属**（未达成）；DRC 规则跑通无报错。

5. 阶段四 更新 PCB

从原理图导入封装与连接关系（KiCad 的「从原理图更新 PCB」）。正常情况下这一步返工代价最低——改了原理图重新导入即可，已有的布局布线会保留。

注意导入时机：阶段三的设置要在导入之前完成。如果先导入再改层数，已放置的器件不受影响，但已画的线可能落在被删除的层上。

5.1 原理图拆成层次图之后，第一次更新必须改用位号匹配

这是本工程实际踩过的坑，代价是整板布局差点全部作废。

KiCad 靠**完整层次路径**（sheet path + 符号 UUID）把 PCB 的封装和原理图的符号对应起来。工程从单页平坦图拆成层次结构后，CLOCK_GEN 里每个器件的路径前面多出了图纸 UUID：

	path 形态
PCB 中已有的 141 个封装	/6d9c3a1a-... —— 单段，平坦图时代写入的
层次化后原理图侧算出的	/e8d80103-.../ad7e8003-.../6d9c3a1a-... —— 三段，层次图时代算出的

两者对不上，于是 F8 时 KiCad 判定：141 个封装"在原理图中已不存在"，141 个符号"是新元件"。**结果就是所有器件被堆到原点，已完成的布局全部作废。**

解法：在「从原理图更新 PCB」对话框里勾选「根据参考位号将封装重新链接到原理图符号」。勾选后 KiCad 放弃 path 匹配、改用位号匹配，把已摆好的封装正确认领回去，并把新的层次路径写回 PCB。位置、走线、丝印调整全部保留，只有真正新增的器件出现在板外。

这是一次性操作——路径修好后，以后 F8 恢复正常，不必再勾。

对话框其余选项建议：

选项	设置	理由
根据参考位号将封装重新链接到原理图符号	勾	核心项
根据符号分组对封装进行分组	不勾	会新建分组对象，改变既有布局的组织结构
用符号指定的封装替换原有封装	不勾	封装名已逐个比对一致时没必要动，可杜绝封装被静默替换
删除没有对应符号的封装	不勾	保守做法，万一 re-link 有遗漏也不会误删已摆好的器件
忽略锁定设置	不勾	锁定的连接器不会被移动
从符号更新封装字段	勾	同步 Value 等字段

点更新之前，把底部「显示」的「所有」勾上。默认只显示错误级别，错误数为 0 时变更列表是空的，你看不到 KiCad 打算做什么。勾上后应当看到的是少量新增条目；若列出上百条针对既有器件的新增或删除，立即停手，说明 re-link 没生效。

5.2 位号必须先与 PCB 对齐，否则 re-link 会静默错配

re-link 靠位号匹配，这就把位号一致性变成了硬前提。

拆分图纸时如果顺手跑了一次标注、且对话框里选的是「重置现有标注」而不是「保留现有标注」，KiCad 会按器件坐标从头编号。本工程发生过一次：141 个器件 UUID 全部不变，但其中 129 个位号被重排（C1→C58、C17→C1、C56→C3 这类看似无规律的洗牌），而 PCB 上仍是旧位号。

此时若直接 re-link，141 个器件会按位号全部错配——PCB 上的 C1 被认领成原理图里另一处的 C1，网络和封装全错，而且极难发现。

处理顺序不能颠倒：先把位号恢复成与 PCB 一致，再 re-link。因为 UUID 是不变的，新旧位号之间存在确定的——映射，恢复是无损的。恢复后应满足两项校验：

- PCB 与原理图按位号比对，封装名 100 % 一致；
- 差集恰好等于本次真正新增的器件。

本工程恢复后实测：141/141 位号一致、141/141 封装名一致，差集正好是 MAIN_CTRL 的 12 个器件（U8、X1、C64~C71、J15、R39），确认无误后才执行的更新。

验证：封装数量与 BOM 一致（当前 153 个）；无未匹配封装警告；既有器件位置未发生位移；EP 类警告已在阶段二清零。

6. 阶段五 板框与结构

板框已画好：90 × 90 mm 矩形，在 Edge.Cuts 层。还需确认：

- **Edge.Cuts 闭合。**断口会让板厂无法识别外形。
- **安装孔位置。**若外壳已定，孔位在这一步定死并锁定。
- **连接器伸出方向。**11 个 SMA 是 SMA_Amphenol_132289_EdgeMount 边缘安装型，本体必须压在板边上，不能内缩——否则电缆装不上。

SMA 排布的余量核算：SMA 本体宽 6.35 mm，按 12.7 mm 间距计算，每边 4 个占用 $(4-1) \times 12.7 + 6.35 = 44.5$ mm，90 mm 的边还剩一半空间。

验证：Edge.Cuts 闭合且尺寸 = 90 × 90 mm；SMA 焊盘贴齐板边；3D 视图中连接器无干涉。

7. 阶段六 布局




图 4 板框内的分区、连接器排布与输出走线方向

(图中标注的 100 × 100 mm 是嘉立创免费打样的上限，本板实际取 90 × 90 mm，四周各留 5 mm 余量。)

布局的第一决定项是 **U1 的引脚方向**，不是美观。LMK5B12204 的四对差分输出分居 QFN 相对两侧 (OUT0/1 在 pin 16-21 一侧，OUT2/3 在 pin 41-45 对侧)，所以 **U1 居中、8 个输出 SMA 排上下两边**，差分对垂直出线，天然不绕行、不交叉、等长。

摆放顺序：

1. **先锁死连接器**。11 个 SMA、USB-C、J14 定位后锁定 (KiCad 里右键「锁定」)，防止后续误拖。
2. **摆主要器件**。U1 居中，OCXO (U6/H1/TP1) 右上，DC-DC (U7/L1) 左下，参考缓冲 (U2/U3) 左上，LDO (U4/U5) 右下。
3. **摆去耦电容——在画任何一根线之前**。七个电源域各自的磁珠与电容跟着本域引脚走，不要把 10 颗磁珠排成一排放角落。100 nF 用 0402 紧贴引脚，10 μF 用 0603 可稍远。
4. **把 MAIN_CTRL 整组翻到 B.Cu**。见下节。

DC-DC 与 OCXO 对角布置是刻意的。

开关噪声主要靠空间辐射和地平面耦合传播，物理距离比任何滤波都有效。+5V_OCXO 走线因此变长，但经 π 型滤波后噪声已低，走线够宽即可。

7.1 MAIN_CTRL 分区

当前状态：12 个器件全在 F.Cu，且位于板框外 (X 196~225，板框右边界 185.75)。它们是阶段四刚导入的，还没摆过。

摆放要求按重要性排：

1. **整组翻到 B.Cu。** U8、X1、C64~C71、R39、J15 全部放背面，与正面的 OCXO/LMK 链路分居两面。这是分区手段（见 4.1 节），不是省空间。
2. **晶振三件抱团，且必须与 MCU 同面。** X1 紧贴 U8 的 pin5/pin6，OSC_IN/OSC_OUT 走线 < 10 mm，**绝对不打过孔穿层**——过孔的寄生参数直接影响起振裕度和频偏。C70/C71 的接地端就近汇到同一块地铜再接 U8 的 VSS，走星形接地，不要各自打过孔去大地平面。
3. **远离 U7 和 U6。** U7（TPS63020 开关电源）位于 (105.5, 118.2)，U6（OCXO）位于 (171.6, 88.0)。MAIN_CTRL 整组要避开这两处的垂直投影。晶振紧挨开关电源是最不该出现的组合。
4. **去耦电容跟着 MCU 一起放背面。** C64~C68 紧贴各 VDD 脚，不能留在正面。


这块区域是双向隔离，不是单向防护。 常见的想法是"怕 MCU 被 OCXO 干扰"，实际反过来才是重点：8 MHz 晶振及其谐波若耦合进低相噪时钟链路，会在 10 MHz 输出上产生固定间隔的杂散。对一块 OCXO 板来说这是实打实的指标损失，比 MCU 偶尔取样出错严重得多。

验证： 3D 视图检查干涉；每个电源域的 100 nF 到引脚距离 < 2 mm；DC-DC 与 OCXO 位于对角；比率线（ratsnest）无明显跨板长线；MAIN_CTRL 12 个器件均在 B.Cu 且落在板框内；X1 到 U8 的 pin5/pin6 距离 < 10 mm；OCXO 与 U7 的垂直投影范围内无 MAIN_CTRL 器件。

8. 阶段七布线

8.1 顺序

先



越敏感、越难改的越先走；LED 按键这类线多晚布都能绕过去

图 5 布线优先级：越敏感、越难改的越先走

优先级的逻辑是**腾挪余地**：阻抗线线宽固定、差分对必须成对等距，它们没有绕行空间；LED 和按键的线多晚布都能绕过去。先布灵活的线，等于把不灵活的线逼进死角。

CLOCK 的具体顺序：

1. 去耦电容到电源/地引脚（环路面积最小）
2. **L4：晶振回路**（X1 ↔ U8 的 OSC_IN/OSC_OUT，C70/C71 星形接地）——与阻抗线同属"没有腾挪余地"的一类，必须早走
3. XO_P（OCXO 到 U1，最短最直）

4. 8 对差分输出 (U1 垂直出线到上下 SMA)
5. PRIREF 参考输入
6. DC-DC 的 Cin—U7—L1—Cout 功率环路
7. 其余电源分配
8. L4 上的 I2C、GPIO、SWD

8.2 阻抗控制




图 6 微带线截面与阻抗计算参数的对应关系

L1 上所有高速线以 L2 为参考平面, 构成标准微带线。按 L1-L2 间距 0.2104 mm、Dk 4.4、1 oz 铜: **50 Ω 单端约 0.36 mm, 100 Ω 差分约 0.2 mm 线宽 / 0.2 mm 间距。**

最常见的错误是计算时 H 填板厚 1.6 mm。 H 是信号层到参考平面的距离, 即 0.2104 mm。最终线宽以嘉立创阻抗计算器按实际批次板材复核为准。

8.3 三条硬规则

- 差分对全程走 L1, 不换层。换层会打断参考平面的连续性。
- 对与对之间 ≥ 0.6 mm (3W)。芯片手册的邻道串扰已是 -75 dBc, PCB 串扰直接叠加上去。
- 对内等长。上升沿 85 ps 对应有效带宽 4.1 GHz, 失配直接转成共模噪声。

8.4 MAIN_CTRL 的低速信号

这部分信号本身不难走, 难在它要穿过整块敏感的面板。

I2C 上拉的位置: 惯例靠近主机, 但本板不必改。 上拉电阻当前是 R1 (SCL) 和 R2 (SDA), 4.7 k Ω , 位于 CLOCK_GEN 图纸内即从机侧。靠近主机是通用惯例, 理由有三条: 上拉接的 VCC 决定总线高电平, 放主机侧归属最清晰; 从机掉电时总线不会失去上拉; 多从机时不会出现“每个从机各带一组、并联后阻值过小”。

但这三条都是可靠性与可维护性层面的。I2C 是开漏加上拉的集总参数电路, 板内几厘米的总线长度远小于信号波长, **上拉挂在总线哪一点对上升时间和电平几乎没有区别。**是否要挪, 只取决于一个问题: LMK5B12204 的 I2C 电源域与 STM32 的 3.3 V 是否同一路。同一路则保持现状; 若 LMK 那路是单独 LDO 且后上电, 则在 MCU 已运行而 LMK 未上电的窗口里总线没有上拉, 此时应把 R1/R2 挪到 MCU 的 3.3 V 上。

阻值比位置重要得多, 而且方向与直觉相反——要慢, 不要快。 建议保持 4.7 k Ω 或加大到 10 k Ω , 并让 I2C 只跑 100 kHz 标准模式:

阻值	上升时间 (C_b 按 50 pF 估)	100 kHz (≤ 1000 ns)	400 kHz (≤ 300 ns)
4.7 k Ω	199 ns	满足	满足

阻值	上升时间 (C_b 按 50 pF 估)	100 kHz (≤ 1000 ns)	400 kHz (≤ 300 ns)
10 k Ω	424 ns	满足	不满足

下限 $R_p(\min) = (3.3 - 0.4) / 3 \text{ mA} \approx 970 \Omega$ ，两个值都远在其上。上拉越弱、边沿越缓、高频谐波越少——**这条 I2C 要从背面的 MCU 跨层走到正面的 U1，穿过整块板**，快边沿在这里就是杂散源。而 MCU 配置 LMK 只在上电时做一次，几百 kHz 与一百 kHz 对功能毫无差别，没有任何理由追速度。

固件侧配套：配置完成后把 I2C 引脚置为高阻，让总线静默，不要做周期性轮询。

成本为零，对相噪是实打实的好处。

穿层的三条规则：

- 每个信号过孔旁**加伴地过孔**，给回流电流就近通路；
- 换层点不落在 **U6** (OCXO) 或 **U7** (DC-DC) 的正下方；
- **OCXO 的垂直投影区域内，B.Cu 保持纯铺地，不走任何数字线**——它是全板最敏感的器件。

验证：差分对无 L1 以外的走线段；对间距实测 $\geq 0.6 \text{ mm}$ ；阻抗线宽与网络类设定一致；DC-DC 功率环路目视面积最小；OSC_IN/OSC_OUT 全程在 B.Cu 且无过孔；OCXO 投影范围内 B.Cu 无信号走线。

9. 阶段八 铺铜与回流



高频回流电流总是走信号线正下方的最短路径。参考平面上任何割缝都会迫使回流绕行，同时破坏阻抗连续性并显著增加辐射。这是 In1.Cu 不允许走线的根本原因。

图 7 参考平面完整性对回路路径的影响

当前工程一个 zone 都没有建。在此之前，四层叠层只是设置里的数字——内层没有铜，L1/L4 的走线就没有参考平面，"MCU

放背面"的隔离也不存在。这一步不是收尾工作，它是前面所有决策成立的物理前提。

- **L2 铺满 GND，不做任何分割。**这是全板信号的回流参考，也是四层方案成立的前提。
- **L3 铺 +3.3V，绕开 U1 正下方。**U1 的散热焊盘要 5×5 或 6×6 过孔阵列，这些过孔在 L3 上挖出约 $6 \times 6 \text{ mm}$ 的禁布区。过孔本身接地，穿过 L2 反而加强地平面。
- **L3 在 MAIN_CTRL 与晶振投影下保持整片。**L3 允许分割（它是电源层），但 B.Cu 上的 MCU 走线以它为参考。分割缝若穿过晶振或 MCU 区域，那里的回路路径就要绕行。其余区域的分割不受此限。
- **SMA 焊盘下方挖 antipad。**中心焊盘对地的寄生电容会把该点阻抗拉低，11 个 SMA 不补偿就是 11 个阻抗不连续点。
- **补地过孔（缝合过孔）。**沿板边和高速走线两侧补，间距按最高频率波长的 $1/20$ 估算。

验证：In1/In2 上确实存在 zone 且已填充（不能停在"设了四层"）；L2 目视无缝无洞；L3 电源路径未从 U1 底下穿过；L3 在 MAIN_CTRL 与 X1 投影范围内连续无缝；SMA 下方 antipad 已挖；铺铜后重新填充并跑 DRC。

10. 阶段九 检查


三层检查缺一不可，它们发现的是不同类型的错误：

检查	发现什么	怎么做
DRC	间距违规、未连接网络、线宽越界	必须零错误；警告逐条确认而非批量忽略
目视	丝印被焊盘盖住、极性标记丢失、位号重叠	逐层单独显示检查
3D 视图	连接器干涉、元件超出板框、高度冲突	重点看 11 个 SMA 与 USB-C

DRC 中最容易被误忽略的是"未连接项"。铺铜后有些网络看似连上了，实际是被禁布区隔断的孤岛。

验证：DRC 零错误；未连接项为 0；3D 视图无干涉。

11. 阶段十 制造输出



嘉立创免费打样只认常规工艺：阻抗按 $\pm 20\%$ 管控，需要 $\pm 10\%$ 精密阻抗要单独下单并额外付费。

四层板必须在下单页面手动指定叠层型号，默认叠层的介质厚度与阻抗计算依据不一致。

Gerber 一旦发出就不可撤回——核对清单五项逐条打勾，比返工一版便宜得多。

图 8 制造输出文件与投板前的核对闭环

导出四类文件、打包归入 `hardware/gerber/`，下单前逐条核对图中五项。

四层板必须在下单页面手动指定叠层型号（JLC04161H-7628）。

板厂默认叠层的介质厚度与本设计的阻抗计算依据不一致——用默认叠层，0.2104 mm 的假设不成立，50 Ω 就不是 50 Ω 。

阻抗要求写进制造说明。 免费打样只含 $\pm 20\%$ 管控（50 Ω 最坏做成 60 Ω ，回损约 -21 dB，几厘米走线的时钟信号可接受）。验证通过转小批量时再上 $\pm 10\%$ 精密阻抗。

验证：ZIP 内含 9 层 Gerber + 钻孔 + 坐标 + BOM；用在线 Gerber 查看器复核一遍层序与板框；五项核对清单逐条打勾。

12. 出板前总检查清单

☒ 表示当前工程尚未达成的项。

阶段	项目	判据	现状
二	去耦缺口	VDDDIG 补 10 μ F、VDDXO 补 100 nF	☒
二	EP 接地	U1/U2/U3/U7 焊盘数 = 符号引脚数，EP 已连 GND	☒
二	BOOT0	10 k Ω 下拉到 GND（非上拉）	✓
二	晶振负载电容	C70/C71 已按规格书 C_L 反算，非模板默认值	☒
三	铜层数	4（F.Cu / In1.Cu / In2.Cu / B.Cu）	✓
三	叠层	JLC04161H-7628，L1-L2 = 0.2104 mm	✓
三	网络类	四类已建齐，且每一类都有成员网络实际归属	☒
四	层次路径	拆分图纸后首次更新已用「按位号重新链接」，既有布局未位移	✓
四	位号一致	PCB 与原理图位号、封装名 100 % 对应	✓
五	板框	90 $\times$ 90 mm，Edge.Cuts 闭合	✓
六	布局	DC-DC 与 OCXO 对角；100 nF 贴紧引脚	—
六	MAIN_CTRL	12 个器件均在 B.Cu 且落在板框内	☒
六	晶振	X1 紧贴 U8 pin5/6，距离 < 10 mm	☒
七	差分对	全程 L1，对内等长，对间 $\geq$ 0.6 mm	—
七	电源线宽	5 V $\geq$ 0.5 mm（建议 1 mm），3.3V $\geq$ 0.5 mm	—
七	晶振走线	OSC_IN/OSC_OUT 全程 B.Cu，无过孔	—
七	OCXO 投影	其下方 B.Cu 无任何数字走线	—
八	内层铺铜	In1/In2 上存在 zone 且已填充	☒
八	L2 完整性	无任何分割、开槽	—
八	L3 局部完整	MAIN_CTRL 与 X1 投影下无分割缝	—
八	SMA	焊盘下方已挖 antipad	—
九	DRC	零错误，未连接项为 0	—
十	下单	已手动指定四层叠层型号	—

本文的流程阶段与返工代价划分为通用实践，具体参数取自本项目文档：叠层与阻抗见 pcb-layout.md，电流与线宽见 pcb-current-capacity.md，OCXO 供电电流见 ocxo-5v-buckboost.md。

工程现状统计自 2026-09-07 的 `CLOCK.kicad_pcb`、`CLOCK.kicad_pro`、`CLOCK_GEN.kicad_sch` 与 `MAIN_CTRL.kicad_sch`。本次修订相对 2026-09-05 版的主要变化：原理图拆为层次结构并新增 MAIN_CTRL（STM32F103CBT6 主控），器件数由 131 增至 153；阶段三的叠层与网络类定义已完成，缺口转移到网络类成员分配；新增第 3.1 节（EP 焊盘）、3.2 节（主控最小外围）、5.1/5.2 节（层次路径与位号）、7.1 节（MAIN_CTRL 分区）、8.4 节（低速信号与 I2C 上拉）。