

OCXO 输出分路设计

CLOCK 项目 · OCXO 输出分路设计

需求是把 U6 (OCXO-10M) 的 10 MHz 输出分成两路：一路送 U1 (LMK5B12204) 的 XO 输入，另一路引到 SMA 座供出厂校准时接频率计。本文分析该不该用有源缓冲、LMK1C1102 是否胜任，并给出推荐电路。

结论摘要

一、不建议用对称的一分二缓冲器。 两路的要求截然不同：送 LMK5B12204 那一路是整个系统的频率基准，相位噪声一点都不能劣化；送频率计那一路只是测个频率，相噪好坏完全无所谓。用一个对称的缓冲器同时服务两者，等于让不重要的那一路拖累重要的那一路。

二、推荐高阻取样。 主路径保持直通不动，校准口通过一只串联电阻旁路取出。**板上现有的 R34 (0 Ω ，一端接 XO_P、另一端悬空) 正好就在这个位置**，把它改成 1 k Ω ，再补一只耦合电容和一个 SMA 座即可。

三、LMK1C1102 能工作，但不推荐放在 XO 主路径上。 它是通用 LVCMOS 扇出缓冲器，为宽带抖动优化，其 1/f 噪声很可能劣化 OCXO 的近端相位噪声——而这恰恰是买 OCXO 所付钱的地方。它用在板上现有的 PRIREF 路径是合适的，用在 XO 路径要另行评估。

1. 现状

从原理图读出的当前连接：

- U6 的 pin1 (RF) 经 XO_P 网络**直连** U1 的 XO_P 输入，中间没有任何元件——没有耦合电容，没有端接，没有匹配。
- XO_N 网络在 OCXO 一侧直接接地，因此是**单端驱动差分输入**。
- XO_P 网络上挂着 **R34 (0 Ω)**，其另一端悬空，未连接任何网络。
- U1 的 XO 输入端同样没有任何外围元件。

R34 这个悬空端会让 ERC 报未连接警告。不过它的位置恰好是本文方案需要的取样点，可以直接利用。

2. 为什么不该在主路径上放有源器件

这一节是全文的核心理由，值得单独说清楚。

OCXO 相对普通晶振的全部价值，在于优异的**近端相位噪声**和短期稳定度——也就是 1 Hz 到 100 Hz 偏置频率范围内的表现。而 LMK5B12204 作为网络同步时钟发生器，用 OCXO 做保持 (holdover) 参考时，其 DPLL 的环路带宽通常配置得很窄（几赫兹到几十赫兹量级）。**环路带宽以内的参考相位噪声是原样传递到输出的，不会被滤除。** 换句话说，OCXO 的近端相噪就是系统输出的近端相噪。

在这条路径上插入任何有源器件，该器件的**附加相位噪声** (additive phase noise) 就会叠加进来。而通用数字缓冲器的近端表现由其 1/f 闪烁噪声主导，典型值在 10 Hz 偏置处约 -120 至 -135 dBc/Hz (10 MHz 载波)；一颗像样的 OCXO 在同一偏置处是 -130 至 -145 dBc/Hz。两者量级相当甚至缓冲器更差，叠加之后系统性能由缓冲器决定，OCXO 的钱就白花了。

反过来看校准口：频率计只是在闸门时间内数过零次数，相位噪声劣化 20 dB 都不影响读数的有效数字。**两路要求相差如此之大，就不该用对称结构去服务。**

3. 推荐方案：高阻取样




图 1 主路径直通、校准口经 R34 旁路取样

主路径从 OCXO 到 LMK5B12204 完全保持现状，不增加任何串联元件，因此相噪劣化为零。校准支路从 XO_P 上以一只 1 k Ω 电阻旁路引出，经耦合电容送到 SMA。

位号	值	说明
R34	1 k Ω ，0402/0603， $\pm 1\%$	板上已有此位，当前值为 0 Ω ，改值即可
C52	100 nF，C0G/NP0	隔直，避免频率计输入的直流通路影响 OCXO
J12	SMA 座	校准口，与板上其它 Conn_Coaxial 同型号

取样电阻的选值。 频率计输入阻抗为 50 Ω ，与 R34 构成分压。阻值越大对主路径影响越小，但校准口电平也越低：

R34	分压衰减	对主路径的插损	OCXO 输出 +7 dBm 时校准口电平
1 k Ω	-26.4 dB	-0.40 dB	-19.4 dBm
470 Ω	-20.3 dB	-0.80 dB	-13.3 dBm
220 Ω	-14.6 dB	-1.47 dB	-7.6 dBm

通用频率计的输入灵敏度大多在 -25 dBm 或 20 mV rms 上下，1 k Ω 给出的 -19.4 dBm（约 24 mV rms）够用但余量不大。**如果你的 OCXO 输出功率低于 +7 dBm，或频率计灵敏度较差，就往下选 470 Ω ——多付 0.4 dB 的主路径插损，换来 6 dB 的校准口电平，这笔交易通常是划算的。三个档位对主路径的影响都在 1.5 dB 以内，而且是纯电阻性衰减，不引入任何噪声。**

不接频率计时会怎样。 SMA 空载时，从主路径看过去是 1 k Ω 串联一个开路，等效开路，对主路径的影响严格为零。这是高阻取样相对功分器的一个额外好处：**平时不接线，主路径就完全不受干扰，不需要为空置端口配 50 Ω 端接帽。**

4. 三种方案的对比



图 2 三种分路做法的拓扑与代价

	方案 A 高阻取样	方案 B 6 dB 电阻功分	方案 C 有源缓冲
主路径相噪劣化	无	无	取决于芯片 1/f 噪声
主路径插损	-0.4 dB	-6 dB	无，可有增益
端口隔离	约 26 dB	6 dB	通常 >40 dB
阻抗匹配	校准口不匹配	三端口均匹配	好
新增元件	1 电容 + 1 SMA	3 电阻 + 1 SMA	芯片 + 供电去耦
空置端口影响	无	需装端接帽	无

方案 B（6 dB 电阻功分） 用三只 16.9 Ω 电阻构成星形功分器，三个端口都匹配 50 Ω，两路对称。它的优点是校准口阻抗匹配良好，缺点是主路径白白损失 6 dB，而且空置端口开路会破坏匹配、影响主路径电平，必须常态装 50 Ω 端接帽。对于“偶尔接一次频率计”的场景，为此付出 6 dB 并不值得。

方案 C（有源缓冲） 的真正价值在隔离度和驱动能力。如果将来要从这颗 OCXO 分出三路以上，或者需要驱动长电缆、或者担心下游负载变化牵引 OCXO，那才轮到它出场。当前只有两路且其中一路是临时接入，用不上这些优势。

至于校准口不匹配 50 Ω 会不会有问题：10 MHz 在 FR4 中的波长约 15 米，只要电缆不长于一两米，传输线效应可以忽略；而且频率计只判过零，轻微的反反射不影响计数。

5. LMK1C1102 能不能用

能工作，但不推荐用在 XO 主路径上。

先说它在板上现有的用法是合理的：U2、U3 两颗 LMK1C1102 缓冲的是 SIG_1、SIG_2 到 PRIREF_P、PRIREF_N 的路径，也就是 GNSS 参考输入。这条路径的参考本身相噪就差（GNSS 秒脉冲的短稳远不如 OCXO），且 DPLL 对它的环路带宽极窄，缓冲器的附加噪声完全淹没在参考自身的噪声里。**用在那里没问题，用在 XO 路径是另一回事。**

需要核对的规格。翻 LMK1C1102 手册，找 additive phase noise（附加相位噪声）一项：

- 如果手册给出了 10 MHz 载波下 1 Hz、10 Hz、100 Hz 偏置的附加相噪曲线，直接与你所选 OCXO 的相噪指标比较。**判据是缓冲器在 10 Hz 偏置处比 OCXO 低 10 dB 以上**，否则系统近端相噪会被明显抬高。
- 如果手册只给宽带 RMS 抖动（例如"12 kHz–20 MHz 积分抖动 0.2 ps"），而完全不提近端相噪——这本身就是答案：该器件没有针对近端优化，厂商也不打算保证这一项。通用扇出缓冲器绝大多数属于这一类。

还有一个信号形式的问题。U6 的输出引脚名为 RF，很可能是正弦波输出。正弦波在过零点的压摆率远低于方波：10 MHz、1 Vpp 正弦的过零压摆率约 31 mV/ns。CMOS 输入的电压噪声除以压摆率就是时间抖动，压摆率越低，同样的输入噪声转化出的抖动越大。**把正弦信号直接送进 CMOS 缓冲器，是相噪劣化的典型来源。**若确实要用 LMK1C1102，需先确认 OCXO 的输出波形；若为正弦，还得考虑输入端的直流偏置与整形，电路会比想象的复杂。

如果最终确实需要有源缓冲，选型时应盯住这几点：附加相位噪声的 floor 与 1/f 拐点（而不是宽带 RMS 抖动）、输入端是否接受正弦驱动、电源抑制比（缓冲器的电源噪声会直接调制成相噪，供电必须单独 LDO 加 π 型滤波）。对 10 MHz 这种低频，低噪声运放缓冲或分立射极跟随器往往比通用时钟扇出芯片表现更好。

6. 顺带发现的三个问题

这三项与分路方案独立，但都在同一段电路上，建议一并处理。

- 6.1 R34 的悬空端。**当前 R34 一端接 XO_P、另一端未连接任何网络，ERC 会报未连接引脚警告。按本文方案接上 C52 与 J12 后，该问题自然消除；若暂不实施，应给悬空端加 `no connect` 标记，避免 ERC 噪声掩盖真正的错误。
- 6.2 XO 输入端没有任何外围元件。**OCXO 输出直连 LMK5B12204，既无耦合电容也无端接。10 MHz 下走线远短于波长，**不加端接是合理的**；但是否需要交流耦合，取决于两件事：OCXO 输出的直流偏置电平，以及 LMK5B12204 的 XO 输入是否内部自偏置。多数时钟芯片的 XO 输入支持交流耦合并内部自偏置，但必须查手册确认——如果芯片期望交流耦合而当前是直流直连，输入工作点可能不在最佳位置，会同时影响灵敏度和相噪。
- 6.3 单端驱动差分输入。**XO_N 在 OCXO 端直接接地，属于单端驱动差分输入的用法。这在多数时钟芯片上是允许的，但通常手册会要求未用的那一端**通过电容交流接地**而不是直流短地，或者要求偏置到特定共模电平。直接接地可能导致输入级工作点偏移。这一项同样需要查手册确认。

7. 待确认清单

项目	影响
OCXO 的输出波形（正弦还是 HCMOS）与输出功率	决定 R34 取值，以及方案 C 是否可行
OCXO 输出是否带直流偏置	决定主路径是否需要加耦合电容
LMK5B12204 的 XO 输入要求：耦合方式、内部偏置、单端驱动的合法接法	对应第 6.2、6.3 节
LMK5B12204 用 OCXO 做保持时的 DPLL 环路带宽	决定近端相噪的传递程度

项目	影响
LMK1C1102 的附加相位噪声规格	决定方案 C 能否复用现有料号
出厂校准所用频率计的输入灵敏度	决定 R34 选 1 k Ω 还是 470 Ω

本文的电平计算以 OCXO 输出 +7 dBm 为示例，相噪量级取自同类器件的典型值；编写时联网工具不可用，未能核对 LMK5B12204、LMK1C1102 与 OCXO 的具体手册数据，定稿前请以手册为准。