

LMK5B12204 外围元件布局

CLOCK 项目 · 硬件设计文档

本文把 U1（LMK5B12204）周围的电容、电阻、磁珠落到具体位置：每一颗器件放在哪一层、离哪个引脚多远、绝对坐标是多少。这是 `pcb-layout.md` 第 6 节的下一层细节——那一节定的是"每域 10 μ F + 100 nF、100 nF 紧贴引脚"的原则，本文定的是这句话在 48 个引脚上的具体落位。

1. 依据

器件手册。 LMK5B12204 数据手册（ZHCSLM0A）对外围元件只提了五条硬要求，全部集中在 § 6 引脚表和 § 12.1 布局指南：

引脚	器件	手册原文要求
VDD_IN / VDD_XO / VDD_PLL1 / VDD_PLL2 / VDD_DIG	0.1 μ F	"Place a nearby 0.1- μ F bypass capacitor on each pin "
VDDO_0 ~ VDDO_3	0.1 μ F	同上，每个引脚一颗
CAP_DIG / CAP_PLL1 / CAP_PLL2	10 μ F	"Place a nearby 10-μF bypass capacitor on each pin"
LF1	470 nF	对应 APLL1 约 1.0 kHz 环路带宽
LF2	100 nF	对应 APLL2 约 500 kHz 环路带宽

§ 12.1 补充了两条落位规则，本文的整个方案就建立在这两句上：

Place bypass capacitors close to the VDD and VDDO pins **on the same side as the IC, or directly below the IC pins on the opposite side of the PCB.**

Place external capacitors close to the CAP_x and LFx pins.


EVM 实物。 `docs/references/LMK05318B` 的 LMK05318B 与本板的 LMK5B12204 同为 RGZ 封装、48 脚 VQFN 7 × 7 mm，引脚定义在电源、CAP、LF、XO、参考输入上完全一致（差别只在输出通道数：EVM 是 8 路，本板是 4 路）。所以 EVM 的布局做法可以直接照搬。翻到手册第 16 页 Top Layer Composite View 放大 U1，能看到 TI 自己的做法是三层同心：

0.1 μ F
C16/C46
FB3~FB11 + R50/R51/R60/R61

本文的方案就是把这个三层同心结构，按本板的实际引脚分配重画一遍。

2. 引脚与电源域

顶边 • VDDO_2 / VDDO_3 (pin 37 / 40 / 43 / 46) 4 × 100 nF, 夹在 OUT2 / OUT3 中间



关键约束: VDDO 的 6 个电源引脚全部夹在差分输出之间, 正面出线通道被占满——它们的 100 nF 只能走背面。

■ 电源引脚 ■ 外接电容节点 ■ 差分输出 ■ 时钟输入 ■ 接地 ■ 逻辑 / I2C ■ NC

图 1 LMK5B12204 引脚功能分区与电源域归属

七个电源域在原理图上已经拆开, 各自一颗 220 Ω 磁珠。但域和引脚的物理分布很不均匀:

边	需要就近器件的引脚	数量
左	3 CAP_DIG、4 VDD_DIG、5 VDD_IN	3
右	27 VDD_PLL1、28 CAP_PLL1、29 LF1、33 VDD_XO、34 LF2、35 CAP_PLL2、36 VDD_PLL2	7
顶	37 / 40 VDDO_2、43 / 46 VDDO_3	4
底	18 VDDO_0、19 VDDO_1	2

右边七个引脚全部集中在 4.5 mm 的跨度内, 而 0402 电容连焊盘宽 0.62 mm——一排放不下, 必须分圈。这是右侧要排成三列的原因, 不是随意摆的。

3. 两条约束先于一切

约束一: 顶底两边的正面被差分输出占满。


看图 1 的引脚顺序就明白: VDDO_0/1 (pin 18、19) 正夹在 OUT0 (16/17) 和 OUT1 (20/21) 中间, VDDO_2/3 (pin 43) 正夹在 OUT3 (44/45) 和 OUT2 (41/42) 中间。八对差分输出必须从这两条边垂直出线到上下两排 SMA——这是 `pcb-layout.md` 第 3 节定下的整板骨架, 不能改。

结论: 顶底两边的 6 颗 100 nF 放不进正面, 只能走背面正对引脚。这不是妥协, 正是手册 § 12.1 明确允许的第二种做法。

约束二: XO_P 需要一条干净的右出通道。

XO_P (pin 31) 要走到板子右上角的 OCXO (U6), 是 50 Ω 单端受控阻抗线, 也是全板相位噪声最敏感的一根线。它右出时必须穿过右侧那三列去耦器件。所以右侧的元件排布要给它让出一条 1.4 mm 宽、全长贯通的通道——VDD_XO 的 C64 排在通道上沿, LF1 的 C26 排在通道下沿, 中间不放任何东西。

4. 推荐落位



左右两侧没有差分输出，11 颗电容全部走正面，内圈半径 4.9 mm；顶底两边被 8 对差分输出占满，6 颗 100 nF 改到背面正对引脚。
XO_P (pin 31) 向右出线的 1.4 mm 通道必须留空——VDD_XO 的 C64 与 LF1 的 C26 分列通道上下，不得越界。

图 2 U1 外围电容 / 电阻 / 磁珠的推荐落位 (1:1 比例)

结构是四圈同心：

圈层	半径（到芯片中心）	内容
第一圈	4.9 mm	每个电源引脚的 100 nF，以及 LF1
第二圈	7.1 mm	LF2、CAP_PLL1/2 的 10 μ F
第三圈	8.9 / 9.8 mm	各域的 10 μ F 储能
第四圈	9.8 / 11.6 mm	七颗 220 Ω 磁珠

半径 4.9 mm 是这样来的：引脚焊盘外沿在半径 3.86 mm，留 0.55 mm 走线，加上 0402 的半个长度 0.76 mm，正好 4.9 mm。电容焊盘到引脚焊盘的净距离因此是 0.55 mm，回路总长 2.47 mm。

下面四张表给出绝对坐标。坐标以 U1 中心 (56.3625, 60.9975) 为基准，KiCad 里可以直接输入；如果 U1 之后整体移动，用"相对偏移"一列重新换算即可。

4.1 左侧 —— DIG / IN 域，全部正面

位号	值 / 封装	层	相对偏移	绝对坐标	旋转	服务对象
C28	100 nF / 0402	F.Cu	-4.90, -1.25	51.462, 59.748	0°	pin 4 VDD_DIG

位号	值 / 封装	层	相对偏移	绝对坐标	旋转	服务对象
C29	100 nF / 0402	F.Cu	-4.90, +0.25	51.462, 61.248	0°	pin 5 VDD_IN
C23	10 μ F / 0402	F.Cu	-4.90, -2.75	51.462, 58.248	0°	pin 3 CAP_DIG
R9	0 Ω / 0402	F.Cu	-4.90, +1.75	51.462, 62.748	0°	pin 9 HW_SW_CTRL 下拉
C65	10 μ F / 0603	F.Cu	-7.10, -1.25	49.262, 59.748	0°	VDD_DIG 域储能 (新增)
C20	10 μ F / 0603	F.Cu	-7.10, +0.25	49.262, 61.248	0°	VDD_IN 域储能
FB1	220 Ω / 0603	F.Cu	-9.80, -1.25	46.562, 59.748	0°	VDD_DIG 域
FB3	220 Ω / 0603	F.Cu	-9.80, +0.25	46.562, 61.248	0°	VDD_IN 域

C29 相对 pin 5 下移了 1.0 mm、C23 相对 pin 3 下移了 1.0 mm——因为 pin 3/4/5 的间距只有 0.5 mm，三颗 0402 挤不进同一半径。让出的这 1.0 mm 换来的走线增量不到 0.2 mm，代价可以忽略。

4.2 右侧 —— PLL1 / PLL2 / XO 域，全部正面

位号	值 / 封装	层	相对偏移	绝对坐标	旋转	服务对象
C31	100 nF / 0402	F.Cu	+4.90, -2.75	61.262, 58.248	0°	pin 36 VDD_PLL2
C64	100 nF / 0402	F.Cu	+4.90, -1.25	61.262, 59.748	0°	pin 33 VDD_XO (新增)
C26	470 nF / 0402	F.Cu	+4.90, +0.75	61.262, 61.748	0°	pin 29 LF1
C30	100 nF / 0402	F.Cu	+4.90, +2.25	61.262, 63.248	0°	pin 27 VDD_PLL1
C25	10 μ F / 0402	F.Cu	+6.70, -2.75	63.062, 58.248	0°	pin 35 CAP_PLL2
C27	100 nF / 0402	F.Cu	+6.70, -1.25	63.062, 59.748	0°	pin 34 LF2
C24	10 μ F / 0402	F.Cu	+6.70, +1.75	63.062, 62.748	0°	pin 28 CAP_PLL1
C61	10 μ F / 0603	F.Cu	+8.90, -2.75	65.263, 58.248	0°	VDD_PLL2 域储能
C63	10 μ F / 0603	F.Cu	+8.90, -1.25	65.263, 59.748	0°	VDD_XO 域储能
C60	10 μ F / 0603	F.Cu	+8.90, +2.25	65.263, 63.248	0°	VDD_PLL1 域储能
FB9	220 Ω / 0603	F.Cu	+11.60, -2.75	67.962, 58.248	0°	VDD_PLL2 域
FB10	220 Ω / 0603	F.Cu	+11.60, -1.25	67.962, 59.748	0°	VDD_XO 域
FB7	220 Ω / 0603	F.Cu	+11.60, +2.25	67.962, 63.248	0°	VDD_PLL1 域

内圈只放 VDD 的 100 nF，LF/CAP 让到第二圈。 理由是这三类节点对回路电感的敏感度不同：VDD 去耦要供瞬态电流，回路电感直接进 PDN 阻抗；LFx 是环路滤波的高阻节点，怕的是噪声耦合而不是几百 pH 的电感；CAP_x 是内部 LDO 的输出稳定电容，同理。所以在半径资源紧张时，**先保 VDD**。

C64 是新增件。 VDD_XO 目前只有一颗 10 μ F (C63)，没有高频去耦。XO 供电上的噪声会被直接调制到 48 MHz 参考上，再乘以 APLL 的倍频比放大——这是七个域里最不能省 100 nF 的一个。

XO_P 通道：C64 的下沿在 -0.94 mm，C26 的上沿在 +0.44 mm，中间 1.38 mm 空档留给 XO_P。布线时这条带上不允许再放任何器件或过孔。

4.3 顶边 —— VDDO_2 / VDDO_3


位号	值 / 封装	层	相对偏移	绝对坐标	旋转	服务对象
C36	100 nF / 0402	B.Cu	-1.75, -4.98	54.612, 56.017	90°	pin 46 VDDO_3
C37	100 nF / 0402	B.Cu	-0.25, -4.98	56.112, 56.017	90°	pin 43 VDDO_3
C35	100 nF / 0402	B.Cu	+1.25, -4.98	57.612, 56.017	90°	pin 40 VDDO_2
C34	100 nF / 0402	B.Cu	+2.75, -4.98	59.112, 56.017	90°	pin 37 VDDO_2
C22	10 μ F / 0603	F.Cu	+0.50, -7.60	56.862, 53.398	90°	VDDO_2/3 域储能
FB5	220 Ω / 0603	F.Cu	+0.50, -9.90	56.862, 51.098	90°	VDDO_2/3 域

4.4 底边 —— VDDO_0 / VDDO_1

位号	值 / 封装	层	相对偏移	绝对坐标	旋转	服务对象
C33	100 nF / 0402	B.Cu	-0.25, +4.98	56.112, 65.978	90°	pin 18 VDDO_0
C32	100 nF / 0402	B.Cu	+0.25, +6.60	56.612, 67.597	90°	pin 19 VDDO_1
C21	10 μ F / 0603	F.Cu	0.00, +8.80	56.362, 69.797	90°	VDDO_0/1 域储能
FB4	220 Ω / 0603	F.Cu	0.00, +11.10	56.362, 72.097	90°	VDDO_0/1 域

pin 18 和 19 只隔 0.5 mm，两颗 0402 竖排会撞在一起，所以 C32 沿 y 再退 1.62 mm，两颗前后错开。

5. 单点扇出的尺寸



TI 手册允许两种做法：同面就近、或背面正对引脚。本板顶底两边的正面被 8 对差分输出占满，只能选背面。
两种方式都必须做到：电容的 GND 侧焊盘外 0.4 mm 内有地过孔，否则省下的回路电感全部还回给地回路。

图 3 两种扇出方式的尺寸细节

放对位置只完成了一半。电容的价值全部取决于它到引脚、以及它到地平面这两段回路的电感，而这两段都在毫米级——所以每一段都要按尺寸画，不能随手连。

正面就近（左右两侧）： 引脚焊盘外沿 → (0.55 mm, 线宽 ≥ 0.3 mm) → 电容 → (0.40 mm) → GND 过孔。全程 2.47 mm。GND 侧焊盘的两端各打一个 0.6/0.3 过孔比只打一个更好，能把地回路电感再压掉近一半。

背面正对（顶底两边）： 引脚 → (0.35 mm) → 0.6/0.3 电源过孔 → 穿板到 B.Cu → 电容 → GND 过孔直落 L2。过孔本身约 1.2 nH，和正面 2.9 mm 走线在同一量级，所以这两种方式在电气上是等价的——手册也正是这么说的。

两条必须遵守的细节：

- **电源过孔穿过 L2 完整地平面时，必须开 antipad；**它穿过 L3 时，顺便把该域在 L3 上的铜皮接了进来，这是好事，不要刻意避开。
- 每颗电容的 GND 侧焊盘外 0.4 mm 内必须有地过孔。**没有这个过孔，前面所有的距离控制都白做——回路电感会全部转移到地回路上。**

6. 与当前 PCB 的差距

八个节点已经到位，八个还差一个数量级——最远的 VDD_IN 是目标值的十倍




图 4 当前 PCB 实测的去耦距离

上图的数值是从 `CLOCK.kicad_pcb`

里逐个焊盘算出来的**同网络焊盘间最短距离**，不是元件中心距。可以分成三档：

已经到位（8 个节点，1.86 ~ 2.14 mm）。 CAP_DIG、CAP_PLL1、CAP_PLL2、LF1、LF2 五个模拟节点，以及 VDDO_2/3 的三颗 100 nF，都已经贴在引脚旁。这批不用动，只需按第 4 节的坐标做 0.1 ~ 0.3 mm 的对齐微调。

差一个数量级（7 个节点，4.65 ~ 21.10 mm）。 C37、C31、C33、C32、C30、C28、C29 目前散落在离芯片 5 ~ 21 mm 的地方，其中 C29（VDD_IN 的 100 nF）距离 21.10 mm，是目标值的十倍。看它们的坐标就知道原因——C17 ~ C22 排在 x = 57.097 一列、C60 ~ C63 排在 x = 51.958 一列，y 方向严格等间距 1.97 mm，这是 KiCad 导入网表后未摆放元件的默认队列，还没有被布局过。

器件缺失 (2 个)。VDD_XO 没有 100 nF，VDD_DIG 没有 10 μ F。需要在原理图里补 C64、C65 两颗，重新导入网表。

此外还有一项与 `pcb-layout.md` 第 6 节不符：**当前全部 10 μ F 用的都是 0402 封装**（C20 ~ C25、C60、C61、C63）。第 6 节要求 10 μ F 用 0603，理由是 0402 的 10 μ F / 6.3 V 在 3.3 V 直流偏置下实际容量只剩两三 μ F。本文的处理是分开对待：

器件	封装	理由
C23、C24、C25 (CAP_DIG / CAP_PLL1 / CAP_PLL2)	保持 0402	接的是内部 LDO 输出，偏置电压低，偏置效应轻；且内圈空间只够 0402
C20、C21、C22、C60、C61、C63、C65	改 0603	直接挂在 3.3 V 上，必须扛住偏置效应；它们在外圈，空间足够

7. 一个前提：先把叠层改成四层

`CLOCK.kicad_pcb` 目前的层定义里只有 `F.Cu` 和 `B.Cu` 两层铜。而本文的方案有两处直接依赖四层结构：

- 顶底两边的 6 颗 100 nF 放在背面，其 GND 过孔需要**直落 L2 完整地平面**才有意义。两层板上背面是唯一的地平面，同时还要走信号，回流路径无法保证。
- 电源过孔穿板时"在 L3 接入本域铜皮"这一条，两层板上不存在。

`pcb-layout.md` 第 2 节已经定好了四层叠层（L1 信号 / L2 GND / L3 电源 / L4 低速），**执行本文方案前先在 KiCad 的板设置里把层数改到 4 层并指定叠层型号**，否则第 4.3、4.4 两张表没法落地。

8. 执行顺序

1. **改叠层** → 验证：Board Setup 里显示 `F.Cu / In1.Cu / In2.Cu / B.Cu` 四层，厚度 1.6 mm
2. **原理图补 C64 (100 nF, VDD_XO)、C65 (10 μ F, VDD_DIG)** → 验证：ERC 无新增错误，两颗电容分别落在 VDDXO 与 VDDDIG 网络上
3. **把 C20 / C21 / C22 / C60 / C61 / C63 / C65 的封装改成 0603** → 验证：更新 PCB 后这七颗的 footprint 为 `C_0603_1608Metric`
4. **按 4.1 / 4.2 两张表摆左右两侧的 19 颗器件** → 验证：重新跑距离脚本，左右两侧所有 100 nF 的焊盘间距 ≤ 2.0 mm
5. **把 C32 ~ C37 六颗翻到 B.Cu，按 4.3 / 4.4 摆位** → 验证：这六颗的 layer 属性为 B.Cu，且 x/y 与对应引脚对齐
6. **补扇出：每颗电容的 GND 焊盘外 0.4 mm 打地过孔，电源侧按图 3 的尺寸连线** → 验证：DRC 无未连接，目视每颗电容两端各有一条短连接
7. **最后画 XO_P** → 验证：从 pin 31 到 U6 全程在右侧 1.4 mm 通道内，没有被去耦器件挤到绕行

9. 检查清单

项目	判据
每个 VDD / VDDO 引脚	都有一颗独立的 100 nF，无共用
100 nF 焊盘到引脚焊盘	≤ 2.0 mm
CAP_DIG / CAP_PLL1 / CAP_PLL2	各一颗 10 μ F， ≤ 2.5 mm

项目	判据
LF1 / LF2	470 nF / 100 nF, ≤ 2.5 mm
每颗去耦电容的 GND 侧	0.4 mm 内有地过孔
背面六颗电容	正对引脚, 电源过孔穿 L2 处已开 antipad
XO_P 通道	右侧 1.4 mm 宽通道全长无器件、无过孔
七颗磁珠	各自跟着本域引脚走, 不排成一排放角落
E-PAD	5 × 5 过孔阵列, 连通各层地平面
10 μF 封装	外圈七颗为 0603, 内圈三颗为 0402