

Si5381A 与 LMK5B12204 对比

CLOCK 项目 · 时钟芯片选型对比

本文对照两颗芯片的数据手册，评估 Si5381A 是否适合替代本项目现用的 LMK5B12204。

结论摘要

不建议替换。三条理由，按严重程度排：


一、Si5381A 的参考只能是 54 MHz。手册原文："Only a 54 MHz XO is used as the reference"，而且要达到标称的抖动与相噪，**只能选用手册推荐清单里的特定 54 MHz 型号**。这意味着本项目的 10 MHz OCXO、VCTRL 压控电路、出厂校准取样口、以及为 OCXO 定制的那套升降压供电，全部作废。

二、非 CPRI 输出只到 735 MHz，够不到本项目的 1 GHz 目标。Si5381A 的四个 DSPLL 里只有 DSPLL_B 支持到 2.94912 GHz（CPRI 路径），DSPLL_A/C/D 上限是 735 MHz。而 LMK5B12204 的四对输出**全部**可到 1250 MHz。

三、抖动指标反而更差。同样的 12 kHz–20 MHz 积分带宽，156.25 MHz 下 Si5381A 是 88 fs、LMK5B12204 是 60 fs；312/322 MHz 下分别是 79 fs 和 50 fs。

1. 两颗芯片的定位不同

LMK5B12204 vs Si5381A



决定性差异：Si5381A 的参考只能是 54 MHz，且必须选用手册推荐的特定型号

本项目的 10 MHz OCXO 及其压控、校准电路将全部作废；而抖动指标反而不如现方案
Si5381A 的价值在 4 个独立 DSPLL、12 路输出与 CPRI 高频，本项目都用不到

图 1 架构与关键差异对比

Si5381A 的手册副标题是 "Multi-DSPLL Wireless Jitter Attenuator"，目标应用写得很明确：无线基站 BBU、DU、eCPRI RRH。它的核心卖点是用**一颗芯片同时处理 Ethernet 和 CPRI 两套独立的时钟域**，替代多颗基于 VCXO 的分立抖动衰减器。

LMK5B12204 是网络同步时钟发生器，面向 SyncE（G.8262）、IEEE 1588 PTP，用 OCXO 做保持（holdover）参考。

两者都是"抖动清理 + 时钟生成"，但 Si5381A 是**横向扩展**（更多 PLL、更多输出、更多输入），LMK5B12204 是**纵向优化**（更低抖动、更宽环路带宽范围、更灵活的参考）。

2. 关键规格对照

项目	LMK5B12204	Si5381A
PLL 结构	1 × DPLL + 2 × APLL	4 × DSPLL (A/B/C/D)
参考输入	2 路 (1 Hz ~ 800 MHz)	4 路 (差分 8 kHz~750 MHz)
输出	4 对差分	12 路
输出频率上限	全部 1250 MHz	CPRI 路径 2.94912 GHz；其余 735 MHz
LVC MOS 输出	1.8 V，仅 OUT2/OUT3	最高 250 MHz
参考振荡器	10 ~ 100 MHz 任意	只能 54 MHz，且限定型号
DPLL 环路带宽	1 mHz ~ 4 kHz	1 Hz ~ 4 kHz
核心电源	3.3 V 单路	1.8 V + 3.3 V 双路
输出电源	1.8 / 2.5 / 3.3 V	1.8 / 2.5 / 3.3 V
封装	48-QFN 7 × 7 mm	64-QFN 9 × 9 mm
配置存储	EEPROM （可重写）	OTP
输出间偏斜	100 ps	75 ps
输出格式	AC-LVDS/CML/LVPECL、HCSL、1.8V LVC MOS	LVDS/LVPECL/LVC MOS/CML/HCSL

3. 抖动与相位噪声

RMS 抖动（12 kHz – 20 MHz 积分，两家用的是同一积分带宽）：

输出频率	LMK5B12204	Si5381A	优势方
156.25 MHz	60 fs （典型，最大 90）	88 fs（典型）	LMK 低 32%
312.5 / 322.27 MHz	50 fs （典型，最大 80）	79 fs（典型）	LMK 低 37%
625 MHz	50 fs （典型，最大 80）	—	—
122.88 MHz (CPRI)	—	72 fs	Si5381 专长频点

LMK5B12204 手册还给出了加 4 MHz 高通滤波后的数据（156.25 MHz 下 44 fs、312.5 MHz 下 32 fs），那是另一种测量口径，不能直接和上表比较——**表里列的都是不加 HPF 的同口径数字**。

相位噪声： Si5381A 给出 122.88 MHz 载波的完整曲线（-118 / -133 / -142 / -149 / -154 dBc/Hz @ 100 Hz / 1 k / 10 k / 100 k / 1 MHz）；LMK5B12204 给的是本底值 PNFLOOR（156.25 MHz、偏置 >10 MHz 时 -160 dBc/Hz for AC-LVDS、-162 for AC-LVPECL）。两者口径不同，无法直接比较，但都属于同一档次的低噪声器件。

4. 换过去要付出什么

对本项目而言，五处硬改动：

4.1 OCXO 整条链路作废。 54 MHz 的硬性要求意味着：现有 10 MHz OCXO 换掉、R3 电位器与 VCTRL 分压电路拆掉、J12 校准取样口失去意义、为 OCXO 定制的 TPS63020 升降压供电（含 VINA 隔离、 π 型滤波）全部重做。这不是改几个元件的事，是把已完成的一大块设计推倒。

而且 54 MHz 的 OCXO 选择面远窄于 10 MHz——10 MHz 是频率标准的通用频点，54 MHz 属于专用频点，价格与供货都不占优。

4.2 1 GHz 输出要占用 CPRI 那一路。 DSPLL_A/C/D 上限 735 MHz，只有 DSPLL_B 能到 2.95 GHz。你的四对输出若都要求 312.5 MHz~1 GHz，Si5381A 的架构反而不匹配——高频只有一路。

4.3 需要新增 1.8 V 电源。 板上现在只有 3.3 V（两颗 TPS78633）和 OCXO 专用的 5 V。Si5381A 的 VDD 核心是 1.8 V，要再加一路 LDO 或 buck。

4.4 封装从 7×7 变 9×9，引脚从 48 变 64。 板框已经按 100 × 100 mm 规划（免费打样上限），扇出区和去耦面积都要重排。

4.5 OTP 配置存储。 LMK5B12204 用 EEPROM，配置错了改回来就行；Si5381A 是 OTP，固化次数有限。调试阶段可以在 RAM 里改配置，但量产固化要一次到位。

另外注意你手上这份手册对应的是 **Si5381A-D06745-GM** ——按 Ordering Guide 的说明，**Si5381E-Exxxxx-GM** 这种带数字串的是**工厂预编程的定制配置**，通用型号是 **Si5381A-E-GM**。如果确实要采购，先确认拿到的是可自行配置的版本，而不是锁定在别人配置上的料。

5. 什么情况下 Si5381A 才值得

它的能力不是虚的，只是和本项目不匹配。以下场景应当选它：

- **需要多个相互独立的时钟域**——比如一路跟踪 Ethernet 恢复时钟、另一路跟踪 CPRI，两者独立锁定、独立保持。这正是 4 × DSPLL 的设计目的，LMK5B12204 的单 DPLL 做不到。
- **需要 CPRI / JESD204B 的高频时钟**（2.94912 GHz 档）。
- **输出路数超过 8 路**，或参考输入超过 2 路。
- 做无线基站 BBU / DU / RRH 相关产品，需要 ITU-T G.8262 与 CPRI 双认证路径。

反过来，本项目是“OCXO + 四对高频差分输出”的时钟分发板，**LMK5B12204 的规格与之高度吻合**：参考频率灵活、四对输出全频段覆盖、环路带宽下限低到 1 mHz（用 OCXO 做长时间保持时这一条很关键，Si5381A 的下限高了三个数量级）。

6. 数据来源

- Si5381A: **Si5381/82 Data Sheet** Rev. 0.96，第 1、4、5、8、11、28、34 页（特性列表、订购指南、DSPLL 环路带宽、外部参考 XA/XB、电气规格、抖动生成）。
- LMK5B12204: **SNAS810C**（2026 年 5 月修订版），第 5、6.3、6.6 节（引脚功能、推荐工作条件、电气特性）。

功耗一项两家测试条件不同（Si5381A 标称 $P_d = 1125$ mW，LMK5B12204 需按各电源域电流累加约 2 W），不在上表中直接并列，避免误导；若要精确比较，须按实际启用的 PLL 数量与输出路数分别核算。