

CLOCK_CORE 时钟核心板

PCB 设计流程（4 层板方案）

项目	CLOCK-master / CLOCK_CORE v1.0	板框	70 × 70 mm (Edge.Cuts 圆角矩形 R3.7)
规模	135 元件 (背面 19) / 64 有效网络	Git 版本	15d59ff (工作区另有未提交的 PCB 修改)
数据快照	CLOCK_CORE.kicad_pcb 最后保存于 2026-09-15 10:04:59 ；网表由 kicad-cli 10.0.4 从原理图导出（文件仍被 KiCad 打开，坐标类数据以该时刻为准）		
修订	v1.1 2026-09-13 叠层定为 JLC04161H-3313，50Ω 线宽改用嘉立创计算器结果 0.15mm；更正 v1.0 中“3313 / 0.2104mm / er4.2”的错误标注（0.2104mm 实为 7628）；CAP_PLL/CAP_DIG 从 LOOP 类拆出 v1.2 2026-09-13 新增 A3 网络类分配规则；更正参考路径：OCXO 经网络 RF 接 U5 XO_P，PRIREF_P 为 J1/RF9 外部参考；VCTRL/VREF 归入 LOOP；CLK_OUT 补入耦合电容后的网络 v1.3 2026-09-13 原理图网络规范命名（19 个自动名加标签，RF→OCXO_OUT，PLL_PG→PDN）；A3 规则同步为 16 条并新增命名约定 v1.4 2026-09-15 基线按新快照重写（70×70 板框、135 元件、已开始布线）；U1/U2 确认为二选一贴装位， 默认贴 U2 (25.4×25.4 mm) ， U1 设 DNP ；输出链路改为 0Ω→100nF→49.9Ω→IPEX，CLK_OUT 耦合段改为 差分 0.118/0.200 mm （场求解核算 Zdiff≈103Ω / Zodd≈52Ω，新增 A4）； L3 由电源分割改为整片 GND，电源改用 L1 局部铺铜 ；新增 C3 地孔规则；A3 修正为 17 条（VREF、/SIGNAL/OUT*_RF 已失效，补 /SIGNAL/IPEX_O*、/OCXO/VREF）		

0. 本文定位与当前基线

本文是 CLOCK_CORE 从当前状态（原理图已完成、布局基本收敛、时钟输出链路已布线、尚未打过孔）走到**出板打样**的执行流程，按已确定的**4 层叠层**方案展开。它不是通用 SOP，每一步的参数和检查项都来自本工程的实际数据。标 **新** 的是 v1.4 新增内容，标 **改** 的是与 v1.3 结论不同的地方。


0.1 当前基线

项目	现状	说明
板框	70 × 70 mm，圆角 R3.7	由 70×60 扩大；4 个安装孔 H2~H5 位于四角，距板边 5 mm
层数	4 层 (F.Cu / In1.Cu / In2.Cu / B.Cu)	JLC04161H-3313（预浸料 0.0994/0.0994 mm），阻抗控制已勾选
布线	155 段走线 / 0 个过孔 / 5 处铺铜	已布：8 路输出三段全链路、OCXO_OUT、VCTRL、OCXO_MON；铺铜：L2 GND 整层，L1 的 +5V×2、+3.3V、OCXO_VCC
元件	135 个， 板框外 0 个 ，背面 19 个	70 个已锁定；背面为 VDDO 等去耦电容与 FB2~FB4
网络	64 个有效 + 17 个未连接	未连接为 U5、U6 的 NC / DNC / 备用引脚
Net class	7 个 (Default、CLK_OUT、LDO_CAP、LOOP、PWR、PWR_HI、REF_IN)	CLK_OUT 已设差分对 0.118 / 0.200 mm
分配规则	17 条，其中 2 条命中 0 个网络	另有 8 个 IPEX_O* 网络未被任何规则命中，见 A3
网络名同步	PCB 已使用新网络名	v1.3 要求的 F8 同步已完成
核心器件	U5 LMK5B12204、U2 OCXO（默认贴装，U1 为备选位）、U3/U4 TPS7A5201、U6 REF5040	U6 为 v1.4 快照中新出现：OCXO 调谐电压 VREF 的基准源
输出	4 对差分 → 0Ω → 100nF → 49.9Ω 对地 → 8 个独立 IPEX	耦合段 Zodd≈50Ω (Zdiff≈100Ω)，分离段单端 50Ω，见 A4

0.2 当前需要处理的事项

① 叠层：已完成 工程为 4 层 JLC04161H-3313，阻抗控制已勾选，网络类已建立。
② 板框外元件：已清零 v1.3 列出的 5 个板外元件（C18、C19、C22、R19、R20）均已归位。
③ U1 / U2 OCXO：二选一贴装位，默认贴 U2 已确认 U1 (OCXO_20x20mm，中心 146.93, 77.47) 与 U2 (DOPFITKR2-10M，25.4×25.4 mm，中心 146.93, 81.01) 中心距 3.54 mm，两个封装叠放是 有意设计 ，同一块板只贴其中一个。 默认贴 U2，U1 为备选位、默认 DNP 。已核对：两套通孔焊盘之间没有重叠（最近处为 U1 pin2 OCXO_OUT 与 U2 pin2 GND，边缘间隙 0.71 mm）。剩余三件事： 1. 补连 U1 pin2 。OCXO_OUT 目前走的是 U5 → U2 pin1 → R13，默认贴 U2 时参考时钟路径完整；但 U1 的 pin2 (OCXO_OUT) 尚未连线 ，改贴 U1 时 U5 将收不到参考时钟。为保证备选位可用，从现有走线就近分支到 U1 pin2，残桩尽量短（10 MHz 下几毫米的残桩影响可忽略）。 2. 两者引脚定义不同 （U1：1 VCC / 2 OUT / 3 GND / 4 VCTRL；U2：1 OUT / 2 GND / 3 VCTRL / 5 VCC），装配图上分别标出各自的 1 脚与方向。 3. 给 U1 设 DNP 。当前 U1、U2 都没有 DNP 属性，BOM 和贴片坐标文件里会同时出现两颗 OCXO。在原理图中选中 U1 → 属性 → 勾选“不贴装 (Do not populate)”与“从位置文件中排除”，再 F8 同步到 PCB。
④ 新 8 个 IPEX_O* 网络未命中任何网络类 耦合电容到 IPEX 的 8 段（每段 4.58 mm）目前按 Default 0.2 mm 布线，单端约 44 Ω 。原因是网络改名后 /SIGNAL/OUT*_RF 规则失效。补规则后改为 0.15 mm (≈50 Ω)，见 A3 / A4。
⑤ 新 全板 0 个过孔 149 个 GND 焊盘中 110 个是贴片焊盘，目前都还没有连到 L2。IPEX 地脚、端接电阻和 U5 去耦电容的地孔直接决定输出回流质量，见 C3。

1. 总流程与关卡



2. 阶段 A：叠层与设计规则定义

为什么放在最前：叠层决定参考平面的位置，参考平面决定阻抗与回流；线宽、间距、过孔尺寸都是叠层的下游产物。先画线再改叠层，等于全部重来。



图 2 JLC04161H-3313 叠层与层分工 (v1.4: L3 改为 GND)。L1 以 L2 为参考面，0.0994 mm 预浸料是阻抗的决定尺寸。

A1 设置叠层

KiCad → 文件 → 电路板设置 (Board Setup) → 板层堆叠 (Physical Stackup)
层数: 4 → L1 / L2(GND) / L3(GND) / L4
介质 1/3 PrePreg 3313 0.0994mm εr 4.1 Loss 0.02
介质 2 Core 1.265mm εr 4.6 Loss 0.02
铜厚 外层 0.035 / 内层 0.0152 ; 阻焊 0.015mm εr 3.8
勾选"阻抗控制"; 不要点"调整电介质厚度" (会改掉 0.0994) ; 总厚显示约 1.594mm 属正常

下单时叠层必须显式选择 JLC04161H-3313

- "无要求"虽然免费, 但实际按 7628 压板 (预浸料 0.2104mm) , 按 3313 设计的线宽会严重偏离目标阻抗。
- JLC04161H-3313A 是两张 3313 叠成 0.2064mm, 300 元起, 50Ω 线宽 0.345mm, 与本设计不符。
- 截至 2026-09-13 的下单页: 无要求 / 7628 / 3313 免费, 1080 为 100 元起, 其余 300 元起。价格规则会变, 下单时以页面为准。

层分工 (本板) 改

- L1: 全部时钟走线、U5 去耦、OCXO、IPEX 输出; +5V / +3.3V / OCXO_VCC / 3.3V_OCXO 用局部铺铜实现。其余空白区域铺 GND。时钟信号不换层。
- L2: 整片 GND, 不开槽、不走一根线。这是全板相噪的地基。
- L3: 整片 GND (v1.3 为电源分割) 。作为 L4 的参考面并加强整板地; 个别低速线或电源跳线可短距离穿越。
- L4: GND 铺铜、VDDO 背面去耦 (19 个背面元件) 、I²C / STATUS 等控制信号。

A1.1 为什么电源放 L1 局部铺铜, 而不做 L3 电源平面

放置位置	回流路径	铜厚	过孔
L1 局部铺铜 (当前做法)	正下方 0.0994 mm 即为 L2 地, 电流环路面积极小	外层 1 oz (0.035 mm)	焊盘直连, 不需打孔
L3 整层电源	距 L2 地 1.265 mm 芯板, 环路反而更大	内层 0.5 oz (0.0152 mm) , 同电流需更宽	每个 5V 焊盘都要打孔

本板只有 +5V、+3.3V、OCXO_VCC、3.3V_OCXO 几个电源, 且集中在板子上半部分。在这套叠层下, L3 离地太远, 做电源层没有优势; L1 局部铺铜最简单, 电气上也最好。L1 电源铺铜的要求:

1. 与 CLK_OUT / REF_IN 走线保持 ≥0.5 mm; 当前 +5V、+3.3V、OCXO_VCC 区域都在上半部分, 远离输出线。
2. 铺铜下方的 L2 保持完整——它就是电源电流的回流路径。
3. 铺铜避让间距取 0.2~0.3 mm, 保证夹在区域内的 GND 焊盘 (C14、C15、C16、C18、C19 等) 旁边能放下地孔。
4. 载流: 1 oz 外层每 1 mm 宽约 2~3 A (温升 10 °C) 。OCXO 冷启动加热电流最大, 检查 CN1 → F1 → OCXO_VCC 这一路铺铜的最窄处。

A2 Net class (当前工程值)

Net class	包含网络	线宽	间距	过孔	依据
CLK_OUT 改	OUTx_P/N、Ox_P/N、IPEX_Ox_P/N (共 24 个网络)	单线 0.15 mm 差分 0.118 / 间距 0.200 mm	0.2 mm	不换层	耦合段按差分对布线, Zodd≈52Ω; 两线分开后按单线 0.15mm = 50Ω。见 A4
REF_IN	OCXO_OUT (→XO_P) 、PRIREF_P (J1/RF9) 、OCXO_MON / OCXO_MON_RF	0.15 mm	0.3 mm	不换层	参考时钟路径, 按单端 50Ω 对待
LOOP	LF1、LF2、VCTRL、/OCXO/VREF、VCTRL_ADJ	0.25 mm	0.3 mm	LF1/LF2 禁止	高阻抗 / 调谐敏感节点。VCTRL 上的噪声直接调制 OCXO 频率
LDO_CAP	CAP_PLL1/2、CAP_DIG	0.4 mm	0.2 mm	允许	内部 LDO 输出电容, 低阻抗节点
PWR	VDDIN、VDDXO、VDDPLL1/2、VDDDIG、VDDO0_1、VDDO2_3	0.5 mm	0.2 mm	0.6/0.3	磁珠支路, 短而宽
PWR_HI	+5V、+3.3V、3.3V_OCXO、OCXO_VCC、+5V_IN	0.8 mm	0.25 mm	建议 0.8/0.4	主干电流大, OCXO 加热电流尤其; 以 L1 铺铜为主
Default	其余 (I²C、STATUS、GPIO、LDO FB/NR)	0.2 mm	0.2 mm	0.6/0.3	沿用现值

表空白孔的过孔尺寸会继承 Default (0.6/0.3 mm) 。PWR_HI 的过孔目前仍为空白, 建议填 0.8/0.4 mm。VCTRL、VCTRL_ADJ 当前手动布为 0.5 mm, 宽于 LOOP 的 0.25 mm, 不影响功能。

A3 网络类分配 (匹配规则) 改

网络类只是"一组规则", 必须再通过网络类分配告诉 KiCad 哪些网络属于哪一类, 否则仍按 Default 处理。

KiCad → 文件 → 电路板设置 → 设计规则 → 网络类 → 下方"网络类分配"
1. 删除 2 条失效规则: /SIGNAL/OUT*_RF、VREF
2. 点左下角 + 新增 2 条: /SIGNAL/IPEX_O* → CLK_OUT; /OCXO/VREF → LOOP
3. 点"确定"后, 选中 8 条 IPEX_O* 走线, 按 E 把线宽改为 0.15 (或删除重布)
4. 验证: 检查 → 网络检查器 (Net Inspector) , 按"网络类"列排序逐项核对

#	匹配规则 (照抄)	网络类	实际命中的网络	状态	说明
1	/LMK5B12204/OUT*	CLK_OUT	OUT0~3_P/N (8)	保留	U5 输出 → 0Ω (R31~R38)
2	/SIGNAL/*O[0123]_[PN]\$	CLK_OUT	O0~3_P/N (8)	保留	0Ω → 100nF (C1~C8) ; 正则写法
3	/SIGNAL/IPEX_O*	CLK_OUT	IPEX_O0~3_P/N (8)	新增	100nF → 49.9Ω 对地 → IPEX (RF1~RF8)
—	/SIGNAL/OUT*_RF	CLK_OUT	0 (网络已改名)	删除	被第 3 条取代
4	OCXO_OUT	REF_IN	OCXO_OUT (1)	保留	OCXO → U5 XO_P (pin31)
5	/OCXO/OCXO_MON*	REF_IN	OCXO_MON、OCXO_MON_RF (2)	保留	R13 1kΩ → C9 → RF10 监测口
6	/LMK5B12204/PRIREF_P	REF_IN	PRIREF_P (1)	保留	J1(SMA)/RF9 → U5 PRIREF_P (pin6)
7	LF?	LOOP	LF1、LF2 (2)	保留	PLL 环路滤波

8	VCTRL	LOOP	VCTRL (1)	保留	OCXO 压控调谐电压
9	/OCXO/VREF	LOOP	/OCXO/VREF (1)	新增	U6 REF5040 → R29 → R15 电位器
—	VREF	LOOP	0 (已变为局部网络)	删除	被第 9 条取代
10	/OCXO/VCTRL_ADJ	LOOP	VCTRL_ADJ (1)	保留	R15 滑动端 → R14
11	CAP_*	LDO_CAP	CAP_DIG、CAP_PLL1、CAP_PLL2 (3)	保留	U5 内部 LDO 输出电容
12	VDD*	PWR	VDDDIG、VDDIN、VDDO0_1、VDDO2_3、VDDPLL1、VDDPLL2、VDDXO (7)	保留	7 路磁珠后电源
13	+5V	PWR_HI	+5V (1)	保留	保险丝后 +5V
14	+3.3V	PWR_HI	+3.3V (1)	保留	U3 输出
15	3.3V_OCXO	PWR_HI	3.3V_OCXO (1)	保留	U4 输出 (经 R20 可改供 OCXO，默认 DNP)
16	OCXO_VCC	PWR_HI	OCXO_VCC (1)	保留	OCXO 供电：默认经 R19 0Ω 取自 +5V
17	/POWER/+5V_IN	PWR_HI	+5V_IN (1)	保留	CN1 输入 → F1 保险丝

"实际命中的网络"一列由脚本对 kicad-cli 导出的原理图网表逐条匹配生成：17 条规则同时按通配和正则两种方式验证，**无重叠，每个目标网络恰好命中一次**。第 2 条是正则写法，已布好的 O* 走线按 0.118/0.200 差分规则布出，说明该规则在 KiCad 中已经生效。

写法要点

- 匹配的是整个网络名，不是“包含”。要写 VDD*，只写 VDD 一个也匹配不到。
- * 匹配任意长度，? 匹配一个字符。LF? 只命中 LF1/LF2。
- 层次标签和局部标签的网络名带图页前缀，如 /SIGNAL/IPEX_00_P、/OCXO/VREF；全局标签和电源符号没有前缀，如 VDDIN、+3.3V。**网络从全局改为局部后，旧规则会静默失效**（本次 VREF 就是这种情况），改名后必须重跑网络检查器。

未分配、按 Default 处理的网络

/DEBUG/SCL、/DEBUG/SDA、/LMK5B12204/HW_SW_CTRL、/LMK5B12204/PDN、/LMK5B12204/SYNCN、/POWER/LDO_3V3_FB、/POWER/LDO_3V3_NR、/POWER/LDO_OCXO_FB、/POWER/LDO_IGND、STATUS0、STATUS1，以及 U6 周围 3 个**自动命名网络**：Net-(U6-VIN)、Net-(U6-VOUT)、Net-(U6-TRIM/NR)。

按 v1.3 的命名约定，建议给这 3 个网络加局部标签（如 REF_VIN、REF_VOUT、REF_NR），避免重新编号后规则或文档引用失效。REF_VOUT 与 REF_NR 是 OCXO 调谐基准的一部分，走线要短，并远离时钟线。

命名约定

类别	规则	示例
时钟输出	按链路位置命名，每经过一个串联器件换一个名字	OUT0_P (U5 → 0Ω) → O0_P (0Ω → 100nF) → IPEX_O0_P (100nF → IPEX)
参考时钟	器件功能 + 用途	OCXO_OUT、OCXO_MON、OCXO_MON_RF
LDO / 基准辅助节点	LDO_ 或 REF_ + 输出轨 + 引脚功能	LDO_3V3_FB、LDO_OCXO_NR、（建议）REF_NR
控制信号	与芯片引脚功能同名	PDN、SYNCN、HW_SW_CTRL
电源	+电压 [+_用途]	+5V_IN (保险丝前)
通用	全大写、下划线分隔；差分用 _P/_N；单图页内网络用局部标签，跨页用层次 / 全局标签	

A4 新 输出阻抗目标与差分阻抗核算

输出链路（每对相同，共 4 对 8 路）

U5 OUTx_P/N → R31~R38 0Ω → Ox_P/N（其间跨越 R3/R6/R9/R12 100Ω 差分端接预留，DNP）→ C1~C8 100nF → IPEX_Ox_P/N → R1,R2,R4,R5,R7,R8,R10,R11 49.9Ω 对地 → RF1~RF8 独立 IPEX

判定依据。每个 IPEX 口都是独立的 50Ω 单端负载（49.9Ω 对地端接），但同一对的 P/N 由 U5 互补驱动。在两线紧耦合的一段，每根线看到的是奇模阻抗 Zodd，所以：

- 耦合段：目标 Zodd ≈ 50Ω，等价于 Zdiff ≈ 100Ω。
- 分离段（两线中心距 >~0.8 mm，或各自走向独立 IPEX）：目标单线 Z0 = 50Ω。
- v1.3 的"两线拉开 ≥0.30 mm、按单端 0.15 mm"和现在的"紧耦合 0.118/0.200"都能匹配 49.9Ω 端接。当前 PCB 采用后者，本文以此为准。
- 共模：耦合段 Zeven ≈ 62Ω，共模分量在 49.9Ω 端接处约 11% 反射。互补输出的共模分量很小，可以接受。

A4.1 计算方法

二维有限差分静电场求解（拉普拉斯方程，能量法求单位长度电容）。模型参数取自 KiCad 叠层：L1 铜厚 0.035 mm、到 L2 为 0.0994 mm 预浸料 εr 4.1、表面阻焊 0.015 mm εr 3.8（共形覆盖线顶、侧面和线间），线截面按矩形。网格从 4 μm 加密到 2 μm，Zdiff 由 104.2Ω 变为 103.3Ω，数值误差 <1%。

与嘉立创计算器对标

同一求解器对 0.15 mm 单线给出 51.9 Ω，而嘉立创计算器 0.1509 mm = 50.0 Ω。本求解器比嘉立创模型约高 2 Ω（≈4%），主要差在截面形状（实际为上窄下宽的梯形）和阻焊厚度的取法。下表均为求解器原值，按嘉立创模型折算约低 4%。

A4.2 当前布线各段结果

段落	网络	线宽	线间距	每根长度	阻抗（求解器）	结论
U5 → 0Ω 耦合段	OUT0~3_P/N	0.118	0.200	14.8~15.6	Zdiff 103.3 / Zodd 51.7	达标
U5 引脚扇出	OUT0~3_P/N	0.118	0.30 / 0.64	0.66 / 0.48	Zodd 54.8 / 57.0	长度 <1.2 mm，可忽略
0Ω → 100nF 耦合段	O0~3_P/N	0.118	0.200	4.83	Zdiff 103.3 / Zodd 51.7	达标
0Ω → 100nF 分离段	O0~3_P/N	0.118	0.64~1.95	约 4.7	Z ≈ 57~57.5（单线）	建议加宽到 0.15
100nF → IPEX	IPEX_O0~3_P/N	0.2	7.0（不耦合）	4.58	Z ≈ 44.4（单线）	补规则后改为 0.15

分离段与 IPEX 段各只有约 4.6 mm，电气长度约 27 ps，远短于时钟边沿，失配带来的影响有限（反射系数 ≤7%），因此列为"建议"而非阻塞项。IPEX_O* 属于规则遗漏，改动成本很低，应当修正。0Ω 电阻与 0402 电容焊盘处的线宽突变同样很短，不需要处理。

A4.3 敏感性与线距选择（耦合段，带阻焊）

工艺偏差	Zdiff (Ω)	线宽 0.118 时的线间距	Zdiff (Ω)
标称 w 0.118 / h 0.0994 / εr 4.1	103.3	0.127	95.7
线宽蚀刻变细 0.105	108.5	0.150	99.3
线宽 0.130	99.3	0.180	101.6
介质厚 0.090	99.1	0.200（当前）	103.3
介质厚 0.110	107.3	0.250	108.0
εr 4.3	101.6	单线线宽	Z0 (Ω)
εr 3.9	105.2	0.118	57.5
去掉阻焊	109.8	0.150	51.9
		0.200	44.4

结论：0.118 / 0.200 在 100Ω ±10% 以内，考虑梯形截面后实际约 103~106Ω，可以直接使用。若想更靠近 100Ω，可保持线宽、把线距缩到 0.15 mm（99.3Ω）。下单勾选阻抗控制时，板厂会按实际叠层微调线宽。

A4.4 表层 GND 铺铜对阻抗的影响

铺铜离最近线边沿	0.2 mm	0.3 mm	0.5 mm	不铺
差分 0.118/0.200: Zdiff	102.5	103.1	103.3	103.3
单线 0.15: Z0	50.8	51.6	—	51.9

本叠层的 L1~L2 间距只有 0.1 mm，电场几乎全部集中在走线与 L2 之间，表层铺铜离线 ≥0.2 mm 时阻抗变化 <1Ω。铺铜避让取 0.3 mm 即可按微带处理，不需要按 3W 留更大空隙。

G1 叠层与规则冻结 通过条件：① 叠层已设为 JLC04161H-3313（已完成）；② 7 个网络类建立，17 条分配规则生效，网络检查器中 IPEX_O* 与 /OCXO/VREF 类别正确；③ CLK_OUT 单线 0.15 mm、差分 0.118/0.200 mm 与 A4 核算一致；④ 已确认 LMK5B12204 输出格式与"互补驱动 + 49.9Ω 单端端接"的使用方式。

3. 阶段 B：布局收敛




图 3 整板俯视图 (2026-09-15 10:04:59 快照, 按焊盘绘制, 颜色按原理图分页)。U1/U2 为二选一贴装位, 两套 OXCO 焊盘叠放在板上部中央; 默认贴 U2 (25.4×25.4 mm)。

布局的唯一目标：让信号流向在物理上也成立。本板的链路是 CN1 +5V → U3/U4 LDO → OXCO → LMK5B12204 → 8 路 IPEX。当前布局为：电源区在左上，OXCO 在上部中央，U5 在板子中心，8 个输出 IPEX 分列左右两边（RF5~8 在左、RF1~4 在右），J1/RF9 外部参考在右下，RF10 监测口在上边缘。整体流向成立。

B1 板外元件收回 已完成

v1.3 列出的 C18、C19、C22、R19、R20 已归入电源区，板框同时由 70×60 扩大到 70×70 mm。当前快照中板框外元件为 0。

B2 摆放顺序

按“约束最强的先放”排序，每一步放完即锁定（KiCad 中选元件 → 属性 → 勾选“锁定”）。当前 135 个元件中已锁定 70 个。

步	对象	约束来源与要点
1	结构件：H2~H5、CN1、J1、J3、10 个 IPEX	由外壳 / 线缆决定，自由度最低。IPEX 左右两组（RF5~8 位于 x=114.5，RF1~4 位于 x=178.2）与 U5 左右输出边对应，予以保留
2	U2 OXCO（默认；U1 为备选位）	体积最大（U2 为 25.4×25.4 mm）、发热、对机械应力与气流敏感。按 U2 外形检查周边间距与 3D 干涉；两套焊盘共用同一区域，热与应力约束对两者同样适用
3	U5 LMK5B12204	放在 OXCO 与输出座之间，使参考输入短、8 路输出对称外扇（当前满足）
4	U3 / U4 LDO 及其输入输出电容	靠近 CN1 入口，远离 OXCO 与 U5 的敏感区；TPS7A5201 封装无散热焊盘，GND 脚就近打孔
5	U5 的 7 路磁珠与去耦	按上一份评审的分边方案落位，这是本阶段耗时最长的一步
6	输出链路（R31~R38、C1~C8、49.9Ω 端接）	端接电阻紧靠 IPEX 座（当前 R1/R2 距 RF1/RF2 约 4 mm），使受控阻抗线尽量长地保持后再端接
7	调试件：R15 电位器、TP1/TP2、H1、R26/R27 上拉、D1~D5 LED	最后放，可让位；测试点需人手可及

OXCO 的两条额外约束

热：OXCO 自带恒温槽，持续发热且怕外部温度扰动。不要把 LDO（U3/U4 是主要热源）紧贴它放，也不要让它正对散热风道；四周留出均温空间。
应力：晶体对板弯应力敏感。避免把 OXCO 放在靠近安装孔 / 板边的高应力区。当前 OXCO 上边缘距 H4~H3 连线约 7 mm，处于上部两孔之间，3D 与装配时留意螺柱锁紧应力。

G2 布局评审 通过条件：① 板框外元件 = 0（已满足）；② U1/U2 二选一（已确认，默认贴 U2）已写入装配说明，U1 已设 DNP；③ 去耦距离脚本复核，>3 mm 的数量为 0；④ 3D 视图确认连接器插拔空间与 OXCO 高度无干涉；⑤ 相噪相关摆位（OXCO、U5、环路滤波、去耦）全部锁定。

4. 阶段 C：布线

布线顺序：先定"回流的地"，再走"最敏感的信号"，最后才是电源与控制

1

GND、平面与地孔
L2/L3 整片铺地；U5 EP 25 个过孔连通；IPEX 地脚、端接电阻、去耦电容地孔（C3）

最先做，后面所有回流都依赖它
0 个过孔

2

OCXO → U5 XO 输入
OCXO_OUT → XO_P（pin31）：最短、全程 L1、下方 L2 连续

相噪起点，容不得绕行
已布，U1 pin2 未连

3

PLL 环路滤波 LF1/LF2
走线 <2mm，下方禁止任何穿越

高阻抗节点，最敏感
未布

4

8 路时钟输出
耦合段差分 0.118/0.200，分离段 0.15；同对 P/N 等长；全程 L1

出错代价最高，先于电源布
已布，IPEX 段线宽待改

5

电源
L1 局部铺铜；磁珠 → 去耦 → 引脚 路径短而宽

电流大，但对位置不敏感
部分铺铜

6

控制与调试
I²C、STATUS、GPIO 可走 L4，避开时钟区

最后布，可让路
未布

图 4 布线优先级。原则是“先铺回流的地，再走最敏感的信号”。右侧为 2026-09-15 快照进度。

C1 逐类规则

类别	规则	禁止	验收
GND 改	L2、L3 整片；U5 中心 EP 的 25 个封装自带过孔打通到 L2/L3；贴片 GND 焊盘按 C3 就近打孔；L1/L4 空白区铺 GND 并缝合	L2 上走任何信号；EP 过孔用热焊盘连接 L2	目视无缝、无孤岛；GND 贴片焊盘均有地孔
参考时钟 OCXO_OUT / PRIREF_P	OCXO_OUT → U5 XO_P（pin31）全程 L1，下方 L2 连续；外部参考 PRIREF_P 自 J1/RF9 引入，同样按 50Ω 处理	换层、绕行、与输出线平行	当前 OCXO_OUT 共 45.7 mm：U5 → U2 pin1 约 16.8 mm，U2 → R13 监测支路约 28.9 mm；U1 pin2 未连
OCXO 调谐 VCTRL / VREF	C13 紧贴 OCXO 的 VCTRL 引脚；U6 → R29 → R15 → R14 → VCTRL 走线远离时钟与电源	与时钟线、LDO 走线平行	下方平面完整
环路滤波 LF1/LF2	走线 <2 mm；电容紧贴引脚；接地端独立过孔	任何过孔；下方有走线穿越；与 OUT 线相邻	长度 <2 mm 且下方平面完整
时钟输出 改	耦合段差分 0.118/0.200；分离段单线 0.15；同对 P/N 等长（≤0.5 mm）；端接电阻靠近 IPEX；全程 L1；GND 铺铜离线 0.3 mm	换层、经过孔、跨越 L2 不连续处、与控制线平行走长段、在 P/N 之间打孔	A4 线宽核对 + 等长报告
磁珠电源 VDDxx	+3.3V → 磁珠 → 去耦 → 引脚，路径短而宽；每路独立不共用	七路在磁珠后再互相连通	网络连通性目视
主干电源 改	L1 局部铺铜 （+5V、+3.3V、OCXO_VCC、3.3V_OCXO）；铺铜避让 0.2~0.3 mm	电源铺铜贴近时钟线（<0.5 mm）；为电源在 L2 开槽	见 A1.1 与阶段 D
I ² C / STATUS	可走 L4；SDA/SCL 上拉（R26/R27）靠近主控端	穿过 OCXO 或 U5 的敏感区	DRC 通过即可

时钟线不换层，是主板最该守住的一条

每个过孔都会在 L2 平面上开一个反焊盘孔，时钟线换层意味着回流必须绕过这个孔或另找路径。本板 8 路输出全部位于 U5 与板两侧 IPEX 之间，L1 上完全走得通（当前已布通且无过孔），没有换层的必要。

C2 等长的处理（当前实测）

输出	OUTx P / N (mm)	Ox P / N (mm)	IPEX_Ox P / N (mm)	总长 P / N (mm)	P-N
OUT0	16.63 / 16.63	9.61 / 9.61	4.58 / 4.58	30.82 / 30.82	0.00
OUT1	15.98 / 15.98	9.51 / 9.71	4.58 / 4.58	30.07 / 30.27	-0.20
OUT2	16.28 / 16.28	9.51 / 9.71	4.58 / 4.58	30.37 / 30.57	-0.20
OUT3	16.73 / 16.73	9.61 / 9.61	4.58 / 4.58	30.92 / 30.92	0.00

同对 P/N 差 ≤0.2 mm（约 1.2 ps），满足 ≤0.5 mm 的要求。四对之间总长相差 0.85 mm（约 5 ps）。若这 8 路分别驱动独立设备、彼此无相位要求，不需要进一步调整；若有对齐要求，用布线 → 调整差分对长度 补偿，蛇形摆幅间距 ≥3 倍线宽。

C3 新 地孔规则

差分线两侧不需要打“地孔围栏”

- 表层微带线的回流几乎全部走正下方 0.1 mm 处的 L2。只要 L2 完整，阻抗和回流就已确定；在线旁边打孔改变不了主回路路径。
- 四对输出彼此相距很远，串扰可以忽略，也不需要靠地孔隔离。
- 地孔围栏只在两种情况下有意义：线旁表层铺了 GND（需要把铜皮钉在地电位上，按下表“铺铜缝合”处理），或旁边有强干扰源需要屏蔽。

优先	位置	做法	原因
1	IPEX 地脚（RF1~RF10，每座 3 个贴片地焊盘）	每个地焊盘 1~2 个孔，尽量贴近信号脚两侧	输出回流的终点；地孔离得远，连接处就会出现阻抗突变和较大的回流环路
2	49.9Ω 端接电阻（R1、R2、R4、R5、R7、R8、R10、R11）接地端	每颗独立 1 个孔，紧贴焊盘	端接电阻的接地电感直接串进 50Ω 负载
3	U5 去耦电容 GND 端（含背面 19 个元件）	每颗独立 1 个孔，孔越近回路电感越小；不与相邻电容共用	去耦效果取决于回路电感
4	U5 中心 EP	封装自带 25 个过孔，确认全部连到 L2/L3（实心连接）	U5 的主地和散热通路


5	U3/U4 GND 脚、电源铺铜区内的 GND 焊盘 (C14~C19、C22、C23 等)	就近 1 个孔；电源铺铜避让 0.2~0.3 mm 给地孔留位置	LDO 与大电容的地回路
6	L1 / L4 GND 铺铜缝合	沿铺铜边缘和板边打一圈，间距 2~3 mm ；删除孤岛和细长尖角	按 $\lambda/20$ 估算：1 GHz 约 8 mm，考虑边沿谐波取 2~3 mm 足够
—	换层处	每个信号孔旁配 1 个地孔（当前时钟线不换层，不适用）	给回流提供层间通路

不要打的地方：差分对 P/N 两线之间；时钟线边沿 0.3 mm 以内；LF1/LF2 走线下方。

G3 关键网络走线评审 通过条件：① 24 个 CLK_OUT 网络线宽符合 A4（耦合段 0.118/0.200，分离段 0.15），无过孔；② LF1/LF2 长度达标；③ OCXO_OUT (→XO_P) 路径已复核；④ 按 C3 完成地孔，GND 贴片焊盘无悬空；⑤ 未布线网络数 = 0（KiCad 状态栏 Unrouted 计数）。


5. 阶段 D：铺铜与平面完整性

✗ 错误：时钟线跨越参考平面开槽



回流被迫绕过开槽 → 环面积激增
后果：辐射、串扰、抖动恶化

✓ 正确：L2 保持整片连续



回流紧贴走线正下方，环面积最小
规则：L2/L3 整片 GND，电源不做平面分割
L2 上不开槽、不走线，时钟线不经过过孔阵列

图 5 回流路径对比。跨分割是时钟板最典型也最隐蔽的失误——DRC 不会报错，但指标会变差。v1.4 起 L2、L3 均为整片 GND，电源不再做平面分割。

D1 操作顺序 改

- 1. **L2**：整板一个 GND 铺铜区（已完成），优先级最低，不做任何分割。
- 2. **L3**：整板一个 GND 铺铜区（当前尚未铺）。
- 3. **L1 电源**：+5V、+3.3V、OCXO_VCC、3.3V_OCXO 各自画局部铺铜区，优先级高于 L1 GND；边界离时钟走线 ≥ 0.5 mm。
- 4. **L1 / L4 GND**：剩余区域铺 GND，避让 0.3 mm，按 C3 第 6 条缝合到 L2/L3；U5 EP、IPEX 地脚都要有足够过孔。
- 5. 重新铺铜（KiCad 快捷键 **B**）后逐层检查有无孤岛与细颈。

必须人工做的一项检查：时钟线下方的参考平面
DRC 查不出这个问题。做法：只显示 L1 + L2，沿每一条时钟走线目视其正下方有无开槽、反焊盘或过孔阵列造成的断续；再看 L1 上电源铺铜与时钟线的距离是否 ≥ 0.5 mm。CLK_OUT 24 个网络 + REF_IN 4 个网络，逐条过一遍。

G4 平面连续性检查 通过条件：① L2、L3 整片 GND，无分割、无信号走线；② 全部 CLK_OUT / REF_IN 走线下方参考平面连续；③ 无铜皮孤岛；④ U5 EP 过孔已连通，GND 贴片焊盘均有地孔，铺铜缝合孔已打。

6. 阶段 E：验证

检查	操作	通过标准
DRC	检查 → 设计规则检查，勾选“检查未连接”与“检查封装与原理图一致性”	错误 0；警告逐条确认后可豁免，需记录理由
ERC	原理图编辑器 → 检查 → 电气规则检查	错误 0
网表一致性	从原理图更新 PCB（F8），确认无差异	无待更新项
网络类	网络检查器按“网络类”排序	A3 表中 17 条规则的命中结果与表一致
3D 检查	视图 → 3D 查看器	OCXO 高度、IPEX 与线缆弯曲半径、CN1/J1/J3 插拔空间、安装孔与螺钉无干涉
去耦距离复核	重跑上一份评审用的解析脚本	> 3 mm 的去耦电容容 = 0
阻抗复核	A4 场求解脚本 / KiCad 计算器 / 板厂阻抗模型	耦合段 Zdiff 100Ω $\pm 10\%$ ；单线 50Ω $\pm 10\%$
丝印检查	目视 F.SilkS	不压焊盘；位号可读；1 脚标记、极性、连接器方向齐全

G5 零错误 DRC/ERC 错误为 0，未布线网络为 0，3D 无干涉。

7. 阶段 F：DFM 与制造文件

F1 工艺参数自检

下表是常规 4 层工艺的普通能力范围，用于自检；具体数值以所选板厂的工艺说明为准。

项目	本板当前 / 建议值	常规 4 层普通能力	备注
----	------------	------------	----

最小线宽	0.118 mm (CLK_OUT 差分) / 0.15 / 0.2	≥0.09~0.127 mm	满足；线越细蚀刻公差占比越大，见下方敏感性
最小间距	0.2 mm	≥0.09~0.127 mm	余量充足
最小过孔	0.6/0.3 mm 孔	≥0.2~0.3 mm	符合
孔到铜	0.25 mm (当前规则)	≥0.2 mm	符合
铜到板边	0.5 mm (当前规则)	≥0.2~0.3 mm	符合
阻抗控制	需在订单中单独提出	需指定层、线宽、目标阻抗	不选时按线宽 ±20% 管控，不测实际阻抗
叠层	JLC04161H-3313	下单页显式选择	不能选"无要求" (=7628) 或 3313A
板厚 / 材料	1.6 mm FR4	标准	阻抗计算已按此

F1.1 不选阻抗管控时的线宽公差影响（估算）

单线线宽偏差	线宽	阻抗	差分线宽偏差 (间距保持 0.200)	线宽	Zdiff
-20%	0.121	约 55.6 Ω	约 -11%	0.105	108.5 Ω
-10%	0.136	约 52.7 Ω	0%	0.118	103.3 Ω
0%	0.151	约 50.0 Ω	约 +10%	0.130	99.3 Ω
+10%	0.166	约 47.6 Ω			
+20%	0.181	约 45.5 Ω			

单线以嘉立创计算器 0.1509 mm = 50Ω 为锚点，按闭式公式相对灵敏度估算；差分为 A4 场求解结果（线宽变化、间距保持 0.200 mm）。最坏情况约 45~56Ω 或 99~109Ω，反射系数 ≤6%，打样验证可接受；批量需要一致性时再选阻抗管控。

F2 输出文件清单

文件	KiCad 路径	要点
Gerber	文件 → 制造输出 → Gerber	勾选 F.Cu / In1.Cu / In2.Cu / B.Cu / F&B.Mask / F&B.Silks / Edge.Cuts；使用 Protel 扩展名以便板厂识别
钻孔文件	文件 → 制造输出 → 钻孔文件	Excellon 格式，PTH/NPTH 分开或合并按板厂要求；生成钻孔图便于核对
贴片坐标 .pos	文件 → 制造输出 → 元件放置文件	CSV， 分正反面 （背面 19 个元件）。U1/U2 二选一，默认贴 U2：U1 设 DNP 并从坐标文件中排除
BOM	原理图编辑器 → 工具 → 生成 BOM	含位号、值、封装、厂商料号；DNP 项 (R3/R6/R9/R12、R20、U1) 必须标注"不贴"
装配图	打印 F.Silks + F.Fab、B.Silks + B.Fab	标注 1 脚方向、二选一说明、特殊工艺要求
阻抗要求单	手写附于订单	"叠层 JLC04161H-3313，L1 以 L2 为参考：单端 50Ω ±10%，线宽 0.15 mm；差分 100Ω ±10%，线宽 0.118 mm / 间距 0.200 mm"

提交前最后三条

1. 用 KiCad 自带 Gerber 查看器 (GerbView) 回读刚导出的文件，确认层序、镜像、板框正确——这一步能拦住绝大多数低级事故。
2. 核对 DNP 清单：本板有 6 个 DNP 位 (R3、R6、R9、R12、R20、U1)，别被贴上。
3. 确认装配说明写明"OCXO 默认贴 U2 (25.4×25.4 mm)，U1 不贴"，且两个位号的 1 脚方向都已标注。

G6 板厂预审通过 通过条件：GerbView 回读无误；板厂 DFM 分析无阻塞项；阻抗要求已确认受理。

8. 阶段 G：打样与调试

G1 上电顺序（首件）

1. 不装 OCXO、不接负载，先用限流电源给 CN1 供 +5V，限流设在 200 mA。观察电流是否异常，D3 应点亮。
2. 测 F1 后、U3/U4 输入输出：确认 +3.3V 与 3.3V_OCXO 电压正确 (R16/R21 = 12.1K、R17/R22 = 3.87K 决定)。OCXO_VCC 默认经 R19 0Ω 取自 +5V，用 TP1 测。
3. 测 U6 REF5040 输出 (R29 两端) 应为 4.096 V；转动 R15 (另一端接 GND)，确认 VCTRL 可在约 0 ~ 4.1 V 间调节。
4. 断电，装 U2 OCXO（默认型号）。重新上电，电流会因加热而显著上升（冷启动时最大），等待温度稳定。
5. 测 U5 各 VDDxx 引脚电压，确认 7 路磁珠支路均正常、无压降异常。
6. 通过 H1 / J3 连接 I²C，确认能读到 U5 器件 ID，再加载配置。
7. 用示波器 / 频谱仪逐路检查 8 个 IPEX 输出的幅度与频率。

G2 重点测试项

项目	方法	关注
OCXO 输出相噪	RF10 监测口 (OCXO_OUT 经 R13 1kΩ、C9 引出)	作为基准，用于区分"OCXO 本身"与"板子引入"的噪声
U5 输出相噪	各输出 IPEX 逐路测	与 OCXO 基准对比；近载频恶化 → 查电源与环路滤波；远端底噪抬高 → 查去耦与地
调谐基准噪声	示波器 AC 耦合探 VCTRL	U6 基准与 R15/R14/C13 滤波后的残余噪声会直接调制 OCXO
电源噪声	示波器 AC 耦合探 VDDXO / VDDPLL 引脚	验证磁珠 LC 谐振是否存在（见上一份评审的 P8）
输出幅度 / 阻抗	对比理论值；必要时 TDR	验证耦合段 100Ω、IPEX 段 50Ω 是否达标
温度	热成像或点温计	LDO 与 OCXO 温升；确认 LDO 未过热降额

调试期把问题记回设计

建议在 docs/hardware/CLOCK_CORE/ 下维护一份"v1.0 问题记录"，每条写明现象、定位过程、根因、v1.1 的改法。打样板的价值一大半在这里。

附录 A 关卡检查表

关卡	检查项	2026-09-15 状态
G1 叠层与规则冻结	☐ 4 层叠层已按板厂型号填写	已完成
	☐ 7 个 net class 建立, 17 条分配规则生效 (含 IPEX_O*、/OCXO/VREF)	差 2 条规则
	☐ CLK_OUT 单线 0.15 mm、差分 0.118/0.200 mm 与 A4 一致	差分已设
	☐ 输出格式与端接方式已确认	待确认
G2 布局评审	☐ 板框外元件 = 0	已完成
	☐ U1/U2 二选一, 默认贴 U2, 已写入装配说明, U1 设 DNP	已确认, U1 待设 DNP
	☐ 去耦电容 >3 mm 的数量 = 0	待复核
	☐ 3D 无干涉	待检查
	☐ 敏感元件位置已锁定	70/135 已锁定
G3 关键网络走线评审	☐ 24 个 CLK_OUT 网络线宽符合 A4、无过孔、无换层	IPEX_O* 为 0.2
	☐ LF1/LF2 走线 <2 mm 且下方平面完整	未布线
	☐ OCXO_OUT (→XO_P) 路径已复核, U1/U2 两个贴装位均已连通	U1 pin2 未连
	☐ 按 C3 完成地孔	0 个过孔
	☐ 未布线网络 = 0	进行中
G4 平面连续性	☐ L2、L3 整片 GND, 无分割无走线	L2 已铺, L3 未铺
	☐ CLK_OUT / REF_IN 下方参考连续	待检查
	☐ 无铜皮孤岛	待检查
	☐ EP 过孔连通、GND 焊盘有地孔、缝合孔已打	未开始
G5 零错误	☐ DRC 错误 = 0	未开始
	☐ ERC 错误 = 0	未开始
	☐ 原理图与 PCB 无待同步项	未开始
	☐ 丝印不压焊盘	未开始
G6 板厂预审	☐ GerbView 回读无误	未开始
	☐ DNP 清单已标注	未开始
	☐ 阻抗要求单已提交 (单端 50Ω + 差分 100Ω)	未开始
	☐ 板厂 DFM 无阻塞项	未开始

附录 B 当前基线数据

B.1 与 v1.3 快照 (2026-09-13 07:10:42) 相比的变化

项目	v1.3	v1.4 (2026-09-15 10:04:59)
板框	70 × 60 mm	70 × 70 mm, 圆角 R3.7
元件	117 个, 5 个在板框外	135 个, 0 个在板框外, 19 个在背面
网络	53 有效 + 11 未连接	64 有效 + 17 未连接
布线	0 走线 / 0 过孔 / 0 铺铜	155 走线 / 0 过孔 / 5 铺铜
输出链路	OUTx → 100nF → 49.9Ω → IPEX	OUTx → 0Ω (R31~R38) → Ox → 100nF → IPEX_Ox → 49.9Ω → IPEX
调谐基准	VREF (全局) → R15	U6 REF5040 → R29 0R → /OCXO/VREF → R15 (R28 10R 自 OCXO_VCC 供电)
CLK_OUT 规则	单端 0.15 mm, P/N 拉开 ≥0.30 mm	差分 0.118 / 0.200 mm, 分离段 0.15 mm
L3 用途	电源平面分割	整片 GND; 电源改为 L1 局部铺铜

B.2 电源树

CN1 (+5V 输入, XH 2P) └─ F1 BSMD1206C-1300T 自恢复保险丝 — D3 电源指示 ├─ U3 TPS7A5201 → +3.3V (R16 12.1K / R17 3.87K 设定; PG → PDN → U5) │ ├─ FB1~FB7 七路磁珠 → VDDIN / VDDX0 / VDDPLL1 / VDDPLL2 │ └─ / VDDDIG / VDDO0_1 / VDDO2_3 → U5 ├─ U4 TPS7A5201 → 3.3V_OCXO (R21 12.1K / R22 3.87K; D5 指示) │ └─ R20 (DNP) ┐ └─ R19 0Ω ─────────┴─> OCXO_VCC → U2 OCXO (默认贴装; U1 备选, DNP) (默认 +5V 供电; D4 指示; TP1 测试点) └─ R28 10R → U6 REF5040 → 4.096V → R29 0R → VREF

B.3 输出链路 (每路相同, 共 8 路)

U5 OUTx_P/N → R31~R38 0Ω → Ox_P/N —(R3/R6/R9/R12 跨接 P/N, DNP) → C1~C8 100nF → IPEX_Ox_P/N → R1,R2,R4,R5,R7,R8,R10,R11 49.9Ω 对地 → RF1~RF8 IPEX 线宽: OUTx / Ox 耦合段 0.118/0.200, Ox 分离段建议 0.15, IPEX_Ox 应为 0.15 (当前 0.2) DNP: R3、R6、R9、R12 (差分端接预留); 电源页 R20; OCXO 页 U1 (备选 OCXO 位, 默认贴 U2)

B.4 参考时钟链路

```
OCXO: U2 默认贴装 (25.4×25.4 mm) ; U1 为备选位, 默认 DNP
U2 pin1 / U1 pin2 — OCXO_OUT —┐ U5 XO_P (pin31), XO_N 接地
                               └─ R13 1kΩ — OCXO_MON — C9 100nF — OCXO_MON_RF — RF10 IPEX
J1 SMA / RF9 IPEX — PRIREF_P — U5 PRIREF_P (pin6), PRIREF_N 接地
U6 REF5040 — R29 0R — VREF — R15 电位器 — VCTRL_ADJ — R14 1kΩ — VCTRL (C13 100nF 滤波) — OCXO 调谐端
U3 PG — PDN — U5 PDN (pin13), R18 上拉、C45 延时
```