

CLOCK_CORE 时钟核心板

PCB 设计流程（4 层板方案）

项目	CLOCK-master / CLOCK_CORE v1.0	板框	70 × 60 mm (Edge.Cuts 矩形)
规模	117 元件 / 53 有效网络	Git 版本	1d44ac4
数据快照	CLOCK_CORE.kicad_pcb 最后保存于 2026-09-12 17:15:41 (文件仍被 KiCad 打开, 坐标类数据以该时刻为准)		

0. 本文定位与当前基线

本文是 CLOCK_CORE 从当前状态（原理图已完成、元件已摆放、未布线未铺铜）走到出板打样的执行流程，按已确定的 4 层叠层方案展开。它不是通用 SOP，每一步的参数和检查项都来自本工程的实际数据。

0.1 当前基线

项目	现状	说明
板框	70 × 60 mm 矩形	已定义, 4 个 MountingHole (H2~H5)
层数	2 层 (F.Cu / B.Cu)	需改为 4 层——阶段 A 的第一件事
布线	0 段走线 / 0 个过孔 / 0 处铺铜	布线尚未开始
元件	117 个, 其中 18 个在板框外	布局尚未收敛, 见附录 B
网络	53 个有效 + 11 个未连接	未连接多为 U5 的 NC / 备用引脚
Net class	仅 Default (线宽 0.2mm)	需按网络类型细分, 见阶段 A
核心器件	U5 LMK5B12204、U1/U2 双 OCXO、U3/U4 TPS7A5201	—
输出	4 对差分 → 8 路各自 AC 耦合 + 49.9Ω 端接 → 8 个 IPEX	决定了阻抗目标是单端 50Ω, 见阶段 C

0.2 开工前必须先解决的三件事

① 叠层仍是 2 层

4 层是本流程的前提。若最终因成本退回 2 层, 阶段 A~D 需整体重写, 相噪指标也要相应放宽。

② U1 与 U2 两个 OCXO 封装物理重叠

U1 (OCXO_20x20, 焊盘范围 16.8×16.8mm) 与 U2 (DOPFITKR2-10M, 20.6×20.6mm) 中心距仅 3.48 mm, 两者必然重叠。需确认这是否为“二选一兼容贴装位”的有意设计。若是, 应在装配图和 BOM 中明确标注“二选一”, 并确认两者焊盘不会互相短接; 若不是, 则是布局错误, 必须分开。

③ 18 个元件仍在板框外

包括 U3 (+3.3V LDO) 及其整组外围、部分 U5 去耦电容，以及安装孔 H3 / H4。布局收敛（阶段 B）必须先把它们放回板内，否则后续所有距离与阻抗工作都没有意义。

1. 总流程与关卡



图 1 七个阶段与六道关卡。关卡 (◇) 是“不通过就不许往下走”的检查点——时钟板返工代价高，关卡的意义在于把错误挡在打样之前。

2. 阶段 A：叠层与设计规则定义

为什么放在最前：叠层决定参考平面的位置，参考平面决定阻抗与回流；线宽、间距、过孔尺寸都是叠层的下游产物。先画线再改叠层，等于全部重来。

JLC 4 层标准叠层（总厚 1.6mm）

L1 信号 / 元件面	0.035 mm	时钟走线、去耦、IPEX 输出 $\epsilon_r \approx 4.2 \leftarrow 50\Omega$ 微带的参考厚度 整片铺地，严禁切割
预浸料 3313	0.2104 mm	
L2 GND 完整平面	0.0175 mm	
芯板 FR4		1.065 mm
L3 电源平面	0.0175 mm	按 +5V / +3.3V / OCXO_VCC 分割 VDDO 背面去耦、控制信号
预浸料 3313	0.2104 mm	
L4 信号 / 底面元件	0.035 mm	

单端 50Ω 微带线宽 (Hammerstad 近似, $h=0.2104\text{mm}$ 、 $t=35\mu\text{m}$ 、 $\epsilon_r=4.2$)

线宽 w (mm)	特性阻抗 Z_0 (Ω)
0.200	68.5
0.250	61.6
0.300	55.9
0.359 ← 目标	50.0
0.400	46.5
0.450	42.6

当前工程 net class 为 0.2mm ($\approx 68.5\Omega$)，若不改线宽则 8 路输出全部失配。
注：此为闭式公式估算的起点，下单前须用 KiCad 阻抗计算器或板厂叠层模型复核，并在订单中提出阻抗控制要求。

图 2 4 层叠层参数与单端 50Ω 微带线宽反推。L1 以 L2 为参考面，0.2104mm 预浸料是阻抗计算的关键尺寸。

A1 设置叠层

KiCad → 文件 → 电路板设置(Board Setup) → 板层堆叠(Physical Stackup)

层数: 4 → L1 / L2(GND) / L3(PWR) / L4

按板厂标准叠层填入介质厚度与铜厚（上表为 JLC 1.6mm 四层典型值）

层分工（本板）

- **L1**: 全部时钟走线、U5 去耦、OCXO、IPEX 输出。时钟信号不允许换层。
- **L2**: 整片 GND，**不开槽、不走一根线**。这是全板相噪的地基。
- **L3**: 电源平面，按 +5V / +3.3V / 3.3V_OCXO / OCXO_VCC 分割。7 路 VDDxx 磁珠支路仍在 L1 就近完成。
- **L4**: VDDO 背面去耦（见上一份评审）、I²C/STATUS 等控制信号、少量跳线。

A2 建立 net class

当前只有一个 Default (0.2mm)。0.2mm 在本叠层下对应约 68.5Ω，**8 路时钟输出若沿用会全部失配**。建议按下表细分：

Net class	包含网络	线宽	间距	过孔	依据
CLK_OUT	OUT0_P/N ~ OUT3_P/N (8 条)	0.359 mm	≥0.63mm (3×h)	不换层	单端 50Ω; 间距拉开以避免 P/N 互耦改变阻抗
REF_IN	PRIREF_P、VREF	0.359 mm	≥0.63mm	不换层	OCXO→U5 参考路径, 按 50Ω 同等对待
LOOP	LF1、LF2、CAP_PLL1/2、CAP_DIG	0.25 mm	≥0.3mm	禁止过孔	高阻抗敏感节点, 走线越短越好
PWR	VDDIN、VDDXO、VDDPLL1/2、VDDDIG、VDDO0_1、VDDO2_3	0.5 mm	0.2mm	0.6/0.3	磁珠支路, 短而宽
PWR_HI	+5V、+3.3V、3.3V_OCXO、OCXO_VCC	0.8 mm	0.25mm	0.8/0.4, 多打	主干电流大, OCXO 加热电流尤其
Default	其余 (I²C、STATUS、GPIO)	0.2 mm	0.2mm	0.6/0.3	沿用现值即可

KiCad → 文件 → 电路板设置 → 设计规则 → 网络类(Net Classes)
新建上述 class 后, 在"网络类分配"里用模式匹配批量指派, 例如:
/LMK5B12204/OUT* → CLK_OUT
LF* CAP_* → LOOP

关于输出阻抗目标的判定依据

SIGNAL 图页中, 每路输出都是 OUTx_P/N → 100nF AC 耦合 → 49.9Ω 对地 → 独立 IPEX 座 (共 8 组 C1~C8 / R1,R2,R4,R5,R7,R8,R10,R11, 另有 R3/R6/R9/R12 标为 DNP 的预留位)。**49.9Ω 对地端接说明每条线是按独立的 50Ω 单端链路使用的, 而非 100Ω 差分负载。**因此阻抗目标定为单端 50Ω, 且同一对的 P/N 之间应**拉开间距 (建议 ≥3 倍介质厚度)**, 避免紧耦合把奇模阻抗拉低造成失配; 同时两条线仍需**等长**以保持差分对称性。

若实际打算把 P/N 作为真差分对送入远端 100Ω 接收机, 则端接方式与阻抗目标都要改, 请在阶段 A 就确认 LMK5B12204 的输出格式配置 (LVDS / HCSL / LVPECL) 与外部负载形式。

G1 叠层与规则冻结 通过条件: ① 叠层已按板厂型号填写; ② 6 个 net class 建立并完成指派; ③ 50Ω 线宽经 KiCad 阻抗计算器或板厂模型复核; ④ 已确认输出格式与端接方式。

3. 阶段 B：布局收敛




图 3 整板俯视（2026-09-12 17:15:41 快照，1:1）。颜色按原理图分页；红框元件仍在板外。虚线区为建议的功能分区，箭头为期望的信号流向。

布局的唯一目标：让信号流向在物理上也成立。本板的链路是 CN1 +5V → U3/U4 LDO → OCXO → LMK5B12204 → 8 路 IPEX，布局应让这条链路在板上走直线，而不是来回折返。

B1 把板外元件收回（阻塞项）

当前 18 个元件在板框外，必须先归位。其中三组要按不同原则处理：

组	元件	归位原则
+3.3V LDO 组	U3 及 C16~C22、R16~R20	整组一起搬到板内电源区，保持 U3 与其输出电容的相对位置不变（LDO 的输出电容距离影响环路稳定性）
U5 去耦	C32、C33、C44、C48、C52、FB1、FB5 等	直接按上一份评审的建议布局归位到 U5 对应边，不要先随便放再调
安装孔	H3、H4	移到板内四角，与 H2、H5 形成矩形；孔周围按结构件要求留禁布区

B2 摆放顺序

按"约束最强的先放"排序，每一步放完即锁定（KiCad 中选中元件 → 属性 → 勾选"锁定"）：

步	对象	约束来源与要点
1	结构件：H2~H5、CN1、J1、J3、10 个 IPEX	由外壳/线缆决定，自由度最低。IPEX 已分为左（RF5~8）右（RF1~4）两组，与 U5 的左右输出边对应，这个安排是合理的，予以保留
2	U2（或 U1）OCXO	体积最大（20.6mm）、发热、对机械应力与气流敏感。远离 LDO 热源与板边应力区；先确认 B0 的二选一问题
3	U5 LMK5B12204	放在 OCXO 与输出座之间，使参考输入短、8 路输出对称外扇
4	U3 / U4 LDO 及其输入输出电容	靠近 CN1 入口，远离 OCXO 与 U5 的敏感区；注意 TPS7A5201 的散热焊盘需要铺铜与过孔
5	U5 的 7 路磁珠与去耦	按上一份评审的分边方案落位，这是本阶段耗时最长的一步
6	输出 AC 耦合与端接（C1~C8、8 颗 49.9Ω）	端接电阻应靠近 IPEX 座而非 U5，使 50Ω 线尽量长地保持受控阻抗后再端接
7	调试件：R15 电位器、TP1/TP2、H1、R26/R27 上拉	最后放，可让位；测试点需人手可及

OCXO 的两条额外约束

- **热**：OCXO 自带恒温槽，持续发热且怕外部温度扰动。不要把 LDO（U3/U4 是主要热源）紧贴它放，也不要让它正对散热风道；四周留出均温空间。
- **应力**：晶体对板弯应力敏感。避免把 OCXO 放在靠近安装孔/板边的高应力区，尤其不要放在两个安装孔连线的中点附近。

G2 布局评审 通过条件：① 板框外元件 = 0；② U1/U2 重叠问题已裁决；③ 去耦距离脚本复核，>3mm 的数量为 0；④ 3D 视图确认连接器插拔空间与 OCXO 高度无干涉；⑤ 相噪相关摆位（OCXO、U5、环路滤波、去耦）全部锁定。

4. 阶段 C：布线

布线顺序：先定"回流的地"，再走"最敏感的信号"，最后才是电源与控制

1

GND 与平面
L2 整片铺地；U5 中心 EP 的 25 个过孔先打

最先做，后面所有回流都依赖它

2

OCXO → U5 参考路径
PRIREF_P：最短、全程 L1、下方 L2 连续

相噪起点，容不得绕行

3

PLL 环路滤波 LF1/LF2
走线 <2mm，下方禁止任何穿越

高阻抗节点，最敏感

4

8 路时钟输出
单端 50Ω (w≈0.36mm)，同对 P/N 等长，全程 L1

出错代价最高，先于电源布

5

电源
L3 按域分割；磁珠→去耦→引脚 路径短而宽

电流大，但对位置不敏感

6

控制与调试
I²C、STATUS、GPIO 可走 L4，避开时钟区

最后布，可让路

图 4 布线优先级。原则是"先铺回流的地，再走最敏感的信号"——把最难的留到最后，通常意味着最后只剩最差的路径可选。

C1 逐类规则

类别	规则	禁止	验收
GND	L2 整片；U5 中心 EP 的 25 个过孔全部打通到 L2；每颗去耦电容接地端就近打独立地过孔	L2 上走任何信号；EP 过孔用热焊盘连接	L2 目视无缝、无孤岛
参考输入 PRIREF_P	OCXO → U5 最短路径，全程 L1，下方 L2 连续	换层、绕行、与输出线平行	走线长度记录在案
环路滤波 LF1/LF2	走线 <2mm；电容紧贴引脚；接地端独立过孔	任何过孔；下方有走线穿越；与 OUT 线相邻	长度 <2mm 且下方平面完整
时钟输出 OUT0~3 共 8 条	线宽 0.359mm 全程恒定；同对 P/N 等长（建议 ≤0.5mm 误差）；端接电阻靠近 IPEX；全程 L1	换层、经过孔、线宽突变、跨越 L2 任何不连续处、与控制线平行走长段	阻抗线宽核对 + 等长报告
磁珠电源 VDDxx	+3.3V → 磁珠 → 去耦 → 引脚，路径短而宽；每路独立不共用	七路在磁珠后再互相连通	网络连通性目视
主干电源	L3 平面分割供电；LDO 输入输出用宽线/覆铜	分割边界压在时钟走线正下方	见阶段 D 的跨分割检查
I ² C / STATUS	可走 L4；SDA/SCL 上拉 (R26/R27) 靠近主控端	穿过 OCXO 或 U5 的敏感区	DRC 通过即可

时钟线不换层，是本板最该守住的一条

每个过孔都会在 L2 平面上开一个反焊盘孔，时钟线换层意味着回流必须绕过这个孔或另找路径。本板 8 路输出全部位于 U5 与板两侧 IPEX 之间，**L1 上完全走得通**，没有换层的必要。若某条线实在绕不过去，宁可调整元件位置，也不要打过孔。


C2 等长的处理

同一对的 P/N 最终去往两个独立的 IPEX 座，位置未必对称，因此等长需要主动调整。KiCad 中：布线 → 调整差分对长度 / 调整单根走线长度。蛇形走线的摆幅不要过密（建议间距 ≥ 3 倍线宽），否则自耦合会改变局部阻抗——本板输出频率与长度差带来的相位误差是否需要补偿，取决于实际用途，若这 8 路只是分别驱动独立设备、相互之间无相位关系要求，等长可以放宽，这一点需要你确认。

G3 关键网络走线评审 通过条件：① 8 路输出线宽全程恒定且无过孔；② LF1/LF2 长度达标；③ PRIREF_P 路径最短；④ 未布线网络数 = 0（KiCad 状态栏 Unrouted 计数）。

5. 阶段 D：铺铜与平面完整性

✗ 错误：时钟线跨越 L2 分割



L2 GND 平面

L1 时钟走线 OUT_P


分割缝

回流被迫绕过分割缝 → 环面积激增

后果：辐射、串扰、抖动恶化

时钟线跨分割 = 最典型的相噪杀手

✓ 正确：L2 保持整片连续



L2 GND 平面

L1 时钟走线 OUT_P

回流紧贴走线正下方，环面积最小

规则：L2 整片不开槽、不走线

电源分割只在做在 L3，不碰 L2

图 5 回流路径对比。跨分割是时钟板最典型也最隐蔽的失误——DRC 不会报错，但指标会变差。

D1 操作顺序

1. L2：整板一个 GND 铺铜区，优先级最低，不做任何分割。
2. L3：按电源域画多个铺铜区（+5V、+3.3V、3.3V_OCXO、OCXO_VCC），分割边界主动避开 L1 上时钟走线的正投影。
3. L1 / L4：剩余区域铺 GND，用密集缝合过孔连到 L2；U5 的 EP、LDO 散热焊盘、IPEX 座地脚都要有足够过孔。
4. 重新铺铜（KiCad 快捷键 B）后逐层检查有无孤岛与细颈。

必须人工做的一项检查：时钟线跨分割

DRC 查不出这个问题。做法是：只显示 L1 + L3，沿每一条时钟走线目视其正下方是否越过 L3 的分割缝；再只显示 L1 + L2，确认下方无任何开槽或过孔阵列造成的断续。8 条输出 + PRIREF_P，共 9 条线，逐条过一遍。

G4 平面连续性检查 通过条件：① L2 无分割、无信号走线；② 9 条关键时钟线下方参考平面连续；③ 无铜皮孤岛；④ 散热焊盘过孔已打。

6. 阶段 E：验证

检查	操作	通过标准
DRC	检查 → 设计规则检查，勾选"检查未连接"与"检查封装与原理图一致性"	错误 0；警告逐条确认后可豁免，需记录理由
ERC	原理图编辑器 → 检查 → 电气规则检查	错误 0
网表一致性	从原理图更新 PCB（F8），确认无差异	无待更新项
3D 检查	视图 → 3D 查看器	OCXO 高度、IPEX 与线缆弯曲半径、CN1/J1/J3 插拔空间、安装孔与螺柱无干涉
去耦距离复核	重跑上一份评审用的解析脚本	>3mm 的去耦电容数 = 0
阻抗复核	KiCad 计算器 / 板厂阻抗模型	50Ω ±10%
丝印检查	目视 F.SilkS	不压焊盘；位号可读；1 脚标记、极性、连接器方向齐全

G5 零错误 DRC/ERC 错误为 0，未布线网络为 0，3D 无干涉。

7. 阶段 F：DFM 与制造文件

F1 工艺参数自检

下表是常规 4 层工艺的普通能力范围，用于自检；**具体数值以所选板厂的工艺说明为准**，超出普通能力的项会加价或被拒。

项目	本板当前/建议值	常规 4 层普通能力	备注
最小线宽	0.359mm (CLK_OUT) / 0.2mm (Default)	≥0.09~0.127mm	余量充足
最小间距	0.2mm	≥0.09~0.127mm	余量充足
最小过孔	0.6/0.3mm	孔 ≥0.2~0.3mm	符合
孔到铜	0.25mm (当前规则)	≥0.2mm	符合
铜到板边	0.5mm (当前规则)	≥0.2~0.3mm	符合
阻抗控制	需在订单中单独提出	需指定层、线宽、目标阻抗	不提就是普通板，线宽会被按默认补偿
板厚/材料	1.6mm FR4	标准	阻抗计算已按此

F2 输出文件清单

文件	KiCad 路径	要点
Gerber (8 层文件)	文件 → 制造输出 → Gerber	勾选 F.Cu / In1.Cu / In2.Cu / B.Cu / F&B.Mask / F&B.Silks / Edge.Cuts；使用 Protel 扩展名以便板厂识别
钻孔文件	文件 → 制造输出 → 钻孔文件	Excellon 格式，PTH/NPTH 分开或合并按板厂要求；生成钻孔图便于核对
贴片坐标 .pos	文件 → 制造输出 → 元件放置文件	CSV，分正反面。 注意 U1/U2 若为二选一，需在此明确只贴其一
BOM	原理图编辑器 → 工具 → 生成 BOM	含位号、值、封装、厂商料号；DNP 项 (R3/R6/R9/R12、R20) 必须标注"不贴"
装配图	打印 F.Silks + F.Fab	标注 1 脚方向、二选一说明、特殊工艺要求
阻抗要求单	手写附于订单	"L1 层，线宽 0.359mm，以 L2 为参考，单端 50Ω ±10%"

提交前最后三条

- 用 KiCad 自带 Gerber 查看器 (GerbView) **回读**刚导出的文件，确认层序、镜像、板框正确——这一步能拦住绝大多数低级事故。
- 核对 DNP 清单：本板有 5 个 DNP 位 (R3、R6、R9、R12、R20)，别被贴上。
- 确认 U1/U2 的装配意图已写进装配说明。

G6 板厂预审通过 通过条件：GerbView 回读无误；板厂 DFM 分析无阻塞项；阻抗要求已确认受理。

8. 阶段 G：打样与调试

G1 上电顺序（首件）

1. **不装 OCXO、不接负载**，先用限流电源给 CN1 供 +5V，限流设在 200mA。观察电流是否异常。
2. 测 F1 后、U3/U4 输入输出：确认 +3.3V 与 OCXO_VCC 电压正确（分压电阻 R16/R21=12.1K、R17/R22=3.87K 决定）。TP1 是电压测试点，用它测。
3. 断电，装 OCXO。重新上电，电流会因加热而显著上升（冷启动时最大），等待温度稳定。
4. 测 U5 各 VDDxx 引脚电压，确认 7 路磁珠支路均正常、无压降异常。
5. 通过 H1 / J3 连接 I²C，确认能读到 U5 器件 ID，再加载配置。
6. 用示波器/频谱仪逐路检查 8 个 IPEX 输出的幅度与频率。

G2 重点测试项

项目	方法	关注
OCXO 输出相噪	RF10（OCXO 页的 IPEX）直接引出测	作为基准，用于区分"OCXO 本身"与"板子引入"的噪声
U5 输出相噪	各输出 IPEX 逐路测	与 OCXO 基准对比；近载频恶化 → 查电源与环路滤波；远端底噪抬高 → 查去耦与地
电源噪声	示波器 AC 耦合探 VDDXO / VDDPLL 引脚	验证磁珠 LC 谐振是否存在（见上一份评审的 P8）
输出幅度/阻抗	对比理论值；必要时 TDR	验证 50Ω 控制是否达标
温度	热成像或点温计	LDO 与 OCXO 温升；确认 LDO 未过热降额

调试期把问题记回设计

建议在 docs/hardware/CLOCK_CORE/ 下维护一份"v1.0 问题记录"，每条写明现象、定位过程、根因、v1.1 的改法。打样板的价值一大半在这里。

附录 A 关卡检查表

关卡	检查项	通过
G1 叠层与规则冻结	☐ 4 层叠层已按板厂型号填写 ☐ 6 个 net class 建立并指派完成 ☐ 50Ω 线宽 0.359mm 经第二种方法复核 ☐ 输出格式与端接方式已确认	☐
G2 布局评审	☐ 板框外元件 = 0 ☐ U1/U2 重叠问题已裁决并写入装配说明 ☐ 去耦电容 >3mm 的数量 = 0 ☐ 3D 无干涉 ☐ 敏感元件位置已锁定	☐
G3 关键网络走线评审	☐ 8 路输出线宽恒定、无过孔、无换层 ☐ LF1/LF2 走线 <2mm 且下方平面完整 ☐ PRIREF_P 路径最短 ☐ 未布线网络 = 0	☐
G4 平面连续性	☐ L2 无分割无走线 ☐ 9 条关键时钟线下方参考连续 ☐ 无铜皮孤岛 ☐ U5 EP / LDO 散热焊盘过孔已打	☐
G5 零错误	☐ DRC 错误 = 0 ☐ ERC 错误 = 0 ☐ 原理图与 PCB 无待同步项 ☐ 丝印不压焊盘	☐
G6 板厂预审	☐ GerbView 回读无误 ☐ DNP 清单已标注 ☐ 阻抗要求单已提交 ☐ 板厂 DFM 无阻塞项	☐

附录 B 当前基线数据

B.1 板框外元件 (18 个, 2026-09-12 17:15:41 快照)

位号	值	所属页	当前坐标	越界方向
C16	22uF	POWER	(52.8, 79.3)	左
C17	22uF	POWER	(58.0, 79.3)	左
C18	10uF	POWER	(96.9, 130.2)	下
C19	100nF	POWER	(104.0, 130.9)	下
C20	10nF	POWER	(58.0, 82.6)	左
C21	100nF	POWER	(52.2, 84.1)	左
C22	TAJB107M010RNJ	POWER	(88.1, 138.7)	下
C32	100nF	LMK5B12204	(116.5, 135.8)	下
C33	10uF	LMK5B12204	(114.9, 133.3)	下
C44	1uF	LMK5B12204	(112.3, 131.6)	下
FB1	220 ohm@100mhz	LMK5B12204	(115.6, 134.7)	下
FB5	220 ohm@100mhz	LMK5B12204	(113.3, 132.7)	下
R16	12.1K	POWER	(60.4, 82.6)	左
R17	3.87K	POWER	(60.4, 85.1)	左
R18	100K	POWER	(58.5, 84.5)	左
R19	0	POWER	(82.5, 135.6)	下
R20	DNP	POWER	(82.5, 138.6)	下
U3	TPS7A5201RPSR	POWER	(55.4, 83.1)	左

B.2 电源树

CN1 (+5V 输入, XH 2P)

- F1 BSMD1206C-1300T 自恢复保险丝
 - U3 TPS7A5201 → +3.3V (R16 12.1K / R17 3.87K 设定)
 - FB1~FB7 七路磁珠 → VDDIN / VDDX0 / VDDPLL1 / VDDPLL2 / VDDDIG / VDD00_1 / VDD02_3 → U5
 - U4 TPS7A5201 → 3.3V_OCX0 / OCX0_VCC (R21 12.1K / R22 3.87K)
 - U1 / U2 OCX0

B.3 输出链路 (每路相同, 共 8 路)

U5 OUTx_P/N → 100nF AC 耦合 (C1~C8) → 49.9Ω 对地端接 (R1,R2,R4,R5,R7,R8,R10,R11) → IPEX 座 (RF1~RF8)
DNP 预留位: R3、R6、R9、R12 (另有电源页 R20 为 DNP)