

CLOCK_CORE 时钟核心板

LMK5B12204 电源去耦与磁珠布局评审

项目 CLOCK-master / CLOCK_CORE v1.0

数据来源 hardware/schematic/v1.0/CLOCK_CORE/CLOCK_CORE.kicad_pcb

日期 2026-09-12

评审对象 U5 = LMK5B12204 (VQFN-48, 7×7mm, 0.5mm pitch)

Git 版本 1d44ac4

PCB 状态 仅元件摆放, 未布线、未铺铜
(走线 0 段 / 过孔 0 个)

0. 摘要

本文对 U5 (LMK5B12204) 周围的去耦电容与电源磁珠布局做定量评审。所有距离数据均由脚本直接解析 CLOCK_CORE.kicad_pcb 得到, 含 footprint 旋转 (U5 旋转 90°) 修正, 非目视估计。

总体结论

电源分域拓扑完全正确, 元件选型与配比合理, 大小电容的内外次序全部正确——这是布局中最容易做错、而本设计做对了的部分。主要问题集中在物理距离与叠层两方面, 均可在当前阶段低成本修正。

问题清单 (按严重程度)

编号	严重度	问题	影响
P1	致命	工程为 2 层板, 无内层完整 GND 参考平面	去耦回流环面积巨大; OUT0~OUT3 差分阻抗不可控; 后续所有微调收益被掩盖
P2	严重	21 颗芯片侧去耦电容中, 18 颗距对应引脚 > 3mm	寄生电感达电容自身 ESL 的数倍, 高频去耦基本失效
P3	严重	LF1 / LF2 环路滤波电容距引脚 4.07 / 3.94mm	PLL 高阻抗节点暴露, 易拾取噪声, 直接恶化相位噪声与杂散
P4	中等	45° 斜向簇内混杂 5 个不同电源域	各域电流路径交叉穿行, 2 层板上必然打过孔破坏地平面
P5	中等	VDDXO 芯片侧只有 10μF, 无 100nF 高频去耦	XO 供电是相噪最敏感路径, 缺高频旁路
P6	中等	VDDO 去耦电容与 OUT0~3 差分出线争夺同一通道	二者不可兼得, 需通过背面布局解耦
P7	中等	C43 距 VDDO2_3 最近引脚 7.07mm	已丧失高频去耦功能, 退化为储能电容
P8	待验证	磁珠与芯片侧 10μF 可能形成欠阻尼 LC 谐振	约数十 kHz 处电源阻抗出现峰值, 反而放大噪声

1. 数据来源与复核方法

为保证评审可复核，距离数据的提取方式如下（KiCad 中 footprint 的 pad 坐标是**未经 footprint 旋转**的局部坐标，必须先施加旋转矩阵，否则四边引脚归属会完全算错）：

```
# U5 的 footprint 旋转角为 90°，pad 绝对坐标按下式换算
def rot(x, y, deg):
    t = radians(deg)
    return (x*cos(t) + y*sin(t), -x*sin(t) + y*cos(t))

# 校验：pad1 换算后落在芯片左下角，与 3D 视图中 pin1 三角标记位置一致 ✓
距离 = min( hypot(电容中心 - 该网络每个引脚坐标) )    # 取最近引脚，中心到中心
```

说明：本文所有“距离”均为**元件中心到引脚中心**的直线距离，未计入实际走线拐弯，因此是**乐观估计**——实际走线长度只会更长。判据参考业界通行经验值（100nF 级高频去耦 ≤1.5mm），具体数值请以 TI 官方数据手册与 EVM 布局指南为准。

2. 现状：电源分域拓扑

LMK5B12204 的 7 路电源各自经一颗磁珠从 +3.3V 分出，磁珠输入侧有旁路电容，输出侧（芯片侧）有储能 + 高频去耦电容。该拓扑**正确**，与低相噪时钟器件的常规做法一致。

磁珠	供电域	磁珠输入侧旁路	磁珠↔旁路间距	芯片侧电容（按距引脚由近及远）
FB1	VDDIN	C32 (100nF)	1.42 mm	C52 (100nF)、C33 (10uF)
FB2	VDDXO	C35 (100nF)	2.25 mm	C36 (10uF)
FB3	VDDPLL1	C38 (100nF)	1.49 mm	C53 (100nF)、C39 (10uF)
FB4	VDDPLL2	C41 (1uF)	1.51 mm	C54 (100nF)、C42 (10uF)
FB5	VDDDIG	C44 (1uF)	1.49 mm	C51 (100nF)
FB6	VDDO0_1	C46 (100nF)	1.55 mm	C34 (100nF)、C37 (100nF)、C47 (10uF)
FB7	VDDO2_3	C49 (100nF)	1.47 mm	C55 (100nF)、C40 (100nF)、C48 (100nF)、C50 (10uF)、C43 (100nF)

另有三颗内部 LDO 输出电容：**C27** (10μF, CAP_DIG)、**C28** (10μF, CAP_PLL1)、**C29** (10μF, CAP_PLL2)，以及环路滤波 **C30** (470nF, LF1)、**C31** (100nF, LF2)。

做得好的四点

1. **磁珠输入侧旁路贴得很紧**：FB1~FB7 与各自旁路电容间距 1.43~2.25mm，这部分无可挑剔。
2. **容值内外次序全部正确**：小容值在内、大容值在外，无一例外（例如 VDDO0_1：C34 2.36mm → C37 3.91mm → C47 5.66mm）。
3. **VDDO2_3 的 4 个引脚配了 4 颗 100nF**，一对一，没有偷懒。
4. **VDDDIG 只配 100nF 是正确的**，其储能由 CAP_DIG 上的 C27 承担，不属遗漏。

3. 实测布局图




图 1 U5 周边实测布局俯视图（坐标直接取自 kicad_pcb, 1:1 比例）。红色虚线框为 100nF 的目标区边界，橙色虚线框为 10 μF 的目标区边界——可见绝大多数电容位于红框之外。

4. 实测距离




图 2 芯片侧去耦/滤波电容到其对应引脚的实测距离。红线 1.5mm = 100nF 高频去耦的经验上限；橙线 3.0mm = 10μF 储能电容的宽松上限。

统计：共 21 颗芯片侧电容，其中 $\leq 1.5\text{mm}$ 的有 0 颗， $1.5\sim 3.0\text{mm}$ 有 3 颗， $>3.0\text{mm}$ 有 18 颗。最近的是 C34 (2.36mm)，最远的是 C33 (7.76mm)。

为什么 3.4mm 就不行了

PCB 走线的寄生电感量级约为 1 nH/mm （细走线、参考面较远时更高）。一颗 0402 电容自身的 ESL 约 $0.5\sim 0.7\text{ nH}$ 。当引线长度为 3.4mm 时：

$$\begin{aligned} L_{\text{总}} &\approx L_{\text{电容}}(0.6\text{nH}) + L_{\text{走线}}(\approx 3.4\text{nH}) + L_{\text{过孔}}(2\text{层板上更大}) \\ &\approx 4\text{nH 以上} \rightarrow \text{寄生电感是电容自身 ESL 的 5 倍以上} \end{aligned}$$

其后果是电容的**自谐振频率被大幅拉低**，在真正需要它工作的高频段（时钟输出边沿对应的数百 MHz ~ GHz）已呈感性，不再提供低阻抗通路。此时把 100nF 换成更贵的电容毫无意义，唯一有效的手段是缩短距离。

5. 跨域交叉问题




图3 每颗电容到其对应引脚的连线（按电源域着色，虚线表示距离 > 3mm）。连线的交叉与并行段即为后续布线时必然发生的冲突点。

当前布局采用从芯片四角向外 45° 发散的“米字形”风格。**斜排本身在 QFN 四角不是错误**（可以给四边信号让出线通道），真正的问题是**同一条斜列上混着多个不同电源节点**。以左上簇为例，其中同时包含 VDDO2_3、VDDPLL2、CAP_PLL2、LF2、VDDXO 共 5 个节点。

后果：每颗电容通向自己引脚的走线必须横穿其他域的电容阵列。在 2 层板上，这几乎必然要**打过孔下到底层**——而底层正是唯一的地参考面。结果是“为了连电源，把地平面打碎”，去耦效果进一步劣化，形成恶性循环。

参考正例：右侧 VDDO0_1 那一排（C34 → C37 → C47 → FB6 → C46）是全图最规矩的布局——单一电源域、一字排开、正对引脚、由近及远。**四条边都应按这个思路重排。**

6. 逐项问题分析

6.1 P1：叠层——当前为 2 层板

CLOCK_CORE.kicad_pcb 中的层定义：
(layers (0 "F.Cu" signal) (2 "B.Cu" signal)) ← 仅两层铜

这是本次评审中**优先级最高**的问题。LMK5B12204 是低相位噪声时钟发生器，带 4 路差分输出，2 层板会同时带来三个无法回避的后果：

- 1. **没有完整的内层 GND 参考面**：去耦电容的回流必须在顶/底层绕行，回路电感是 4 层板的数倍，此时讨论"电容放 3mm 还是 1mm"的边际收益会被淹没。
- 2. **差分阻抗不可控**：OUT0~OUT3 需要 100Ω 差分阻抗，1.6mm 厚 FR4 上以底层为参考做 100Ω 差分线，线宽/间距会大到难以从 0.5mm pitch 的 QFN 引出。
- 3. **散热焊盘过孔打碎底层地**：QFN 中心 EP 有 25 个接地过孔（已在 footprint 中），会在底层唯一的地平面上开出一片孔阵。




图 4 2 层板与 4 层板的去耦回路路径剖面对比（示意，纵向比例已夸大）。回路电感正比于回流环路所包围的面积。

建议

至少改为 4 层： L1 信号/元件 – L2 完整 GND（不切割）– L3 电源（按域分割）– L4 信号。若预算允许，时钟板做 6 层可把差分输出单独放在有双侧参考的层上。**这件事定下来之前，后面 6.2~6.7 的所有微调都属于在错误地基上装修。**

6.2 P2 / P7：去耦距离普遍超标

位号	容值	电源节点	最近引脚	实测距离	判定
C33	10uF	VDDIN	pin 5	7.76 mm	已丧失高频去耦作用
C43	100nF	VDDO2_3	pin 37	7.07 mm	已丧失高频去耦作用
C47	10uF	VDDO0_1	pin 18	5.66 mm	已丧失高频去耦作用
C50	10uF	VDDO2_3	pin 43	4.81 mm	严重超标
C36	10uF	VDDXO	pin 33	4.75 mm	严重超标
C30	470nF	LF1	pin 29	4.07 mm	严重超标
C52	100nF	VDDIN	pin 5	4.04 mm	严重超标
C39	10uF	VDDPLL1	pin 27	3.95 mm	严重超标

C43 尤其突出：距 VDDO2_3 最近引脚 7.07mm，已经不能算作该引脚的去耦电容，实际只相当于一颗挂在电源网络上的储能电容。VDDO2_3 名义上有 4 颗 100nF 对应 4 个引脚，但其中一颗实际失效。

最有效的单项改进：把 100nF 移到 PCB 背面、正对引脚，用一对过孔直接连到引脚焊盘和地平面。这样引线长度只剩板厚，回路电感可降到最小。前提是背面在该处有完整地平面——这又回到 P1。

6.3 P3：环路滤波电容 LF1 / LF2 距离过远

位号	容值	节点	引脚	实测距离	目标
C30	470nF	LF1	pin 29	4.07 mm	< 1.5 mm
C31	100nF	LF2	pin 34	3.94 mm	< 1.5 mm

LF1 / LF2 是 PLL 的**环路滤波器节点**，属于典型的高阻抗、低电平、极度敏感节点。它拾取到的任何噪声都会被 VCO 直接转换为相位噪声和杂散。当前 C30 不仅距离 4.07mm，还被夹在 VDDPLL1 的电容堆里，紧邻 CAP_PLL1 (C28) 。

建议（本项优先级仅次于叠层）

- C30 / C31 应是**全板上最优先紧贴引脚**的两颗元件，压到 1.5mm 以内；
- 其下方保持**完整地平面**，不允许任何走线穿过；
- 走线尽量短且不与任何时钟输出（OUT0~3）走线平行或交叉；
- 接地端就近打地过孔，不要与大电流的 VDDO 回流共用路径。

6.4 P5：VDDXO 缺少 100nF 高频去耦

VDDXO 芯片侧目前只有 **C36 (10uF, 4.75mm)**，是七个电源域中**唯一没有配 100nF 高频旁路**的一个（磁珠输入侧的 C35 100nF 不能替代此作用）。

VDDXO 为参考晶振/OCXO 输入相关电路供电，对相位噪声的影响最为直接。请**核对 TI 数据手册与 EVM 原理图**，确认这是有意为之还是遗漏；若为遗漏，建议补一颗 100nF 并置于 1mm 以内。

6.5 P6: VDDO 去耦与差分输出出线的空间冲突

把 U5 的引脚按旋转后的实际方位归类后，可以看到一个当前布局尚未处理的结构性矛盾：

边	该边上的关键节点	矛盾
上边	VDDPLL2、CAP_PLL2、LF2、VDDXO、LF1、CAP_PLL1、VDDPLL1	7 个最敏感节点全部集中在这一条边，7mm 长度内要安置全部 PLL/XO 去耦与环路滤波
左边	VDDO2_3 ×4，中间夹着 OUT2_P/N、OUT3_P/N	电源引脚与差分对交替排列 ，去耦电容正对引脚就会挡住差分对的出线通道
右边	VDDO0_1 ×2 位于正中，上下各一对 OUT0、OUT1	同上，但 VDDO 在正中，差分对可上下绕出，冲突相对较小
下边	CAP_DIG、VDDDIG、VDDIN 及 STATUS/I ² C/控制信号	相对宽松

结论

左边的 VDDO2_3 去耦与 OUT2/OUT3 差分出线**在正面不可兼得**。这不是摆放技巧问题，而是引脚排列决定的。唯一干净的解法是：**把 VDDO 的 100nF 放到 PCB 背面、过孔正对引脚**，正面完整让给差分对。这也再次要求 4 层叠层（背面需要有参考面）。

6.6 P8: 磁珠与 10μF 的 LC 谐振（需验证）




图 6 磁珠供电支路的等效电路与低频谐振估算。

磁珠在其标称频点（此处 220Ω@100MHz）附近呈阻性，但在**远低于该频点**的频段呈感性。它与芯片侧的 10μF 构成串联 LC，若回路阻尼不足，会在谐振点形成**电源阻抗峰值**，把该频段的噪声放大而非抑制。对时钟芯片而言，这段频率恰好落在近载频相噪最受关注的区间。

建议：（a）向磁珠供应商索取阻抗曲线或 S 参数，核算实际谐振点与 Q 值；（b）磁珠输入侧目前多数只有 100nF（仅 C41、C44 为 1μF），建议统一提高到 1μF 以上以降低源阻抗；（c）必要时在芯片侧增加一颗带少量 ESR 的电容（或串小电阻）提供阻尼。

另一项需核算：VDDO2_3 的磁珠电流

FB7 要为 **4 路差分输出** 供电，是全板电流最大的一路。请核对所选磁珠的额定电流、DCR 引起的压降，以及**在实际直流偏置下阻抗是否已明显下降**（磁珠的 $220\Omega@100\text{MHz}$ 是小信号标称值，直流偏置接近额定电流时阻抗会大幅塌陷，滤波作用随之消失）。

7. 改进方案




图 5 建议布局示意（1:1，以 U5 中心为原点）。实线框 = 正面元件，虚线框 = 置于背面并以过孔正对引脚；小圆圈 = 紧邻电容接地端的地过孔；黄色通道 = 必须为 OUT0~OUT3 差分对让出的出线空间。

方案要点：

1. **按边分组，取消跨域斜列。** 每条边只放该边引脚所需的电容，长轴垂直于芯片边缘（内侧焊盘接电源引脚，外侧焊盘就近打地过孔），形成“电源→电容→地过孔”的最短回路。
2. **分层同心排布。** 由内向外依次为：100nF（ $\leq 1.5\text{mm}$ ）→ 10 μF （ $\leq 3\text{mm}$ ）→ 磁珠 → 磁珠输入侧旁路。这一次序当前设计已经做对，只需整体向内收紧。

- 3. **上边优先**。上边集中了 7 个最敏感节点（两路 PLL、XO、两个环路滤波），7mm 边长内 0402 竖放（宽 0.5mm）可容纳 5~7 颗，空间是够的，关键是不要被其他域占用。
- 4. **VDDO 的 100nF 走背面**。左右两边的 VDDO2_3 / VDDO0_1 高频去耦放背面，正面让给差分对直出；10μF 与磁珠留在正面，但避开差分对的延长线方向。
- 5. **C30 / C31 最优先**。若空间冲突，其他元件让位给这两颗。

注：图 5 为拓扑与优先级示意，元件坐标为便于阅读作了适度取整，实际落位需在 KiCad 中按 DRC（0402 间距、丝印、阻焊开窗、过孔与焊盘间距）逐个确认。

8. 行动清单

序	动作	验收标准	依赖
1	确定叠层为 4 层（L2 为完整不切割 GND）	kicad_pcb 的 (layers ...) 中出现独立 GND 层；阻抗计算确认 100Ω 差分可实现	—
2	将 C30 / C31（LF1 / LF2）移至距引脚 <1.5mm，下方保持完整地平面	重跑距离脚本，两项 <1.5mm	1
3	将 C27 / C28 / C29（CAP_DIG / CAP_PLL1 / CAP_PLL2）移至 <1.5mm	同上	1
4	所有 100nF 移至 <1.5mm；VDDO 的 100nF 改置背面正对引脚	脚本统计 >3mm 的数量降为 0	1
5	按边分组重排，消除跨域 45° 斜列	图 3 式连线图中无跨域交叉	4
6	核对数据手册后为 VDDXO 补一颗 100nF	原理图与 BOM 更新，新电容 <1mm	—
7	核算 磁珠 LC 谐振与 FB7 直流偏置下的阻抗塌陷	供应商阻抗曲线 / S 参数复核记录	—
8	铺地、布线，检查每颗去耦电容的回流路径是否被过孔或走线切断	DRC 通过 + 地平面连续性目视检查	5

待确认事项

- 1. **本板计划做几层？** 若因成本必须压在 2 层，整个布局策略需重新制定（相噪指标须相应放宽），请先明确这一约束。
- 2. **VDDXO 不配 100nF 是有意设计吗？** 是否参照了某个特定版本的参考设计？

附录 A U5 引脚按实际方位归类

U5 的 footprint 旋转 90°，因此原理图/数据手册的引脚编号顺序与 PCB 上的方位不再一一对应。下表为换算后的实际方位（坐标单位 mm，绝对坐标系）。

上边（共 12 引脚）

36	35	34	33	32	31	30	29	28	27	26	25
VDDPLL2	CAP_PLL2	LF2	VDDXO	GND	RF	NC	LF1	CAP_PLL1	VDDPLL1	SCL	SDA

右边（共 12 引脚）

24	23	22	21	20	19	18	17	16	15	14	13
GND	NC	NC	OUT1_N	OUT1_P	VDDO0_1	VDDO0_1	OUT0_P	OUT0_N	NC	NC	PLL_PG

下边（共 12 引脚）

1	2	3	4	5	6	7	8	9	10	11	12
STATUS0	STATUS1	CAP_DIG	VDDDIG	VDDIN	PRIREF_P	GND	GND	Net-(U5-HW_SW_CTRL	NC	NC	Net-(U5-GPIO0{slash}SYNCN

左边（共 12 引脚）

37	38	39	40	41	42	43	44	45	46	47	48
VDDO2_3	NC	NC	VDDO2_3	OUT2_N	OUT2_P	VDDO2_3	OUT3_N	OUT3_P	VDDO2_3	NC	NC

附录 B 完整距离数据

位号	容值	电源节点	最近引脚	距离 (mm)	元件坐标	引脚坐标
C33	10uF	VDDIN	5	7.76	(103.24, 117.33)	(107.34, 110.74)
C43	100nF	VDDO2_3	37	7.07	(98.55, 100.99)	(104.65, 104.55)
C47	10uF	VDDO0_1	18	5.66	(117.19, 107.53)	(111.52, 107.55)
C50	10uF	VDDO2_3	43	4.81	(99.84, 107.66)	(104.65, 107.55)
C36	10uF	VDDXO	33	4.75	(105.63, 99.26)	(106.84, 103.86)
C30	470nF	LF1	29	4.07	(111.09, 100.47)	(108.84, 103.86)
C52	100nF	VDDIN	5	4.04	(105.83, 114.49)	(107.34, 110.74)
C39	10uF	VDDPLL1	27	3.95	(113.69, 102.97)	(109.84, 103.86)
C31	100nF	LF2	34	3.94	(104.80, 100.24)	(106.34, 103.86)
C37	100nF	VDDO0_1	18	3.91	(115.44, 107.55)	(111.52, 107.55)
C28	10uF	CAP_PLL1	28	3.63	(111.99, 101.38)	(109.34, 103.86)
C29	10uF	CAP_PLL2	35	3.44	(103.89, 101.03)	(105.84, 103.86)
C53	100nF	VDDPLL1	27	3.43	(112.83, 102.19)	(109.84, 103.86)
C51	100nF	VDDDIG	4	3.40	(105.04, 113.62)	(106.84, 110.74)
C48	100nF	VDDO2_3	46	3.37	(102.25, 111.41)	(104.65, 109.05)
C40	100nF	VDDO2_3	37	3.28	(101.58, 103.41)	(104.65, 104.55)
C42	10uF	VDDPLL2	36	3.25	(102.34, 102.62)	(105.34, 103.86)
C55	100nF	VDDO2_3	43	3.16	(101.49, 107.66)	(104.65, 107.55)
C54	100nF	VDDPLL2	36	3.00	(103.14, 101.83)	(105.34, 103.86)
C27	10uF	CAP_DIG	3	2.96	(104.24, 112.83)	(106.34, 110.74)
C34	100nF	VDDO0_1	18	2.36	(113.89, 107.53)	(111.52, 107.55)