

# CLOCK PCB 设计流程

CLOCK 项目 · 硬件设计文档 · v1.0

本文按时间顺序给出 CLOCK 板从原理图收尾到 Gerber 出厂的完整操作流程，说明每个阶段做什么、依据是什么、以及做完怎么验证。

与 `pcb-layout.md` 的分工：那篇讲设计成什么样（叠层参数、分区结论、阻抗数值），本篇讲按什么顺序做。遇到具体数值请回查那篇，本文只在流程需要时引用结论。

## 1. 流程总览




图 1 十阶段流程与各阶段的返工代价

十个阶段不是均等的。**边框颜色表示做错之后的返工代价**：红色阶段一旦定错，后面所有工作作废；绿色阶段返工只是重做本步。

这个代价梯度决定了流程的形状——**红色阶段必须慢，绿色阶段可以快**。阶段三（电路板配置）只需要十几分钟，但跳过它直接布线，等于用默认的两层板、0.2 mm 线宽画完全板，然后推倒重来。

### 当前工程进度

打开 `hardware/schematic/v1.0/CLOCK/CLOCK.kicad_pcb` 统计到的实际状态：

| 项目   | 现状                                | 对应阶段   |
|------|-----------------------------------|--------|
| 封装数量 | 131 个（C 63、R 33、J 12、FB 10、U 7 等） | 阶段四已完成 |
| 板框   | 已画，90 × 90 mm 矩形                  | 阶段五已完成 |
| 铜层   | 只有 F.Cu / B.Cu 两层，无 In1/In2       | 阶段三未做  |
| 叠层设置 | 无自定义叠层                            | 阶段三未做  |
| 网络类  | 只有 Default 一个                     | 阶段三未做  |

| 项目           | 现状        | 对应阶段     |
|--------------|-----------|----------|
| 走线 / 过孔 / 铺铜 | 0 / 0 / 0 | 阶段七、八未开始 |

**结论：下一步是回到阶段三，而不是开始布局或布线。** 层数、叠层、网络类三项必须在画第一根线之前定死。

## 2. 阶段一 开工前决策

三个决定一旦做出就贯穿全程，改动意味着整板重来。CLOCK 的三个决定及依据：

| 决策    | 选择                       | 依据                                                                                 |
|-------|--------------------------|------------------------------------------------------------------------------------|
| 层数    | 四层                       | 312.5 MHz 下贴片电容阵列的 PDN 阻抗 $0.082\ \Omega$ 对 $0.13\ \Omega$ 目标仍有 1.6 倍余量；频率不上探则四层够用 |
| 板厂与工艺 | 嘉立创，常规工艺，JLC0416 1H-7628 | 免费打样每月两款，四层 $10 \times 10\text{ cm}$ 内 5 片；阻抗按 $\pm 20\%$ 管控                       |
| 板框    | $90 \times 90\text{ mm}$ | 压在 100 mm 免费线内，且留 10 mm 余量应对布局微调                                                   |

**四层是有条件的。** 到 500 MHz 时 PDN 余量只剩刚好，到 1 GHz 必须上六层。若日后输出频率上探，这个决定要重做——所以它排在流程第一位。

**验证：** 三个决定写进版本记录，与 BOM、封装选型一致。

## 3. 阶段二 原理图收尾

PCB 是原理图的投影，原理图里的错误会原样长进铜箔里。进入 PCB 前必须清账：


- **ERC 无未处理错误。** 电源网络必须有 PWR\_FLAG 或电源输出引脚驱动，否则报"电源未驱动"。
- **每个器件都有确定的封装。** 尤其是从立创导入的 `JLCImport:` 系列（TPS63020DSJR、TYPE-C\_16PIN\_2MD\_073、DOPFITKR2-10M 等），要逐个核对焊盘尺寸与实物规格书。
- **补齐已知缺口。** pcb-layout.md 第 6 节指出两处：VDDDIG 缺  $10\ \mu\text{F}$ 、VDDXO 缺  $100\text{ nF}$ 。在导入 PCB 之前补，不要等布局完再加——布局完再塞电容，位置只能将就。

**验证：** ERC 通过；封装库中无缺失引用；两处去耦缺口已补。

## 4. 阶段三 电路板配置（当前工程的缺口）

这是本流程里最被低估的一步。它只改设置、不画一根线，却决定后面所有走线的物理属性。

### 4.1 叠层



计算阻抗时 H 填这一段（0.2104 mm），不是板厚 1.6 mm

图 2 四层板 1.6 mm 叠层剖面（JLC04161H-7628）

在 KiCad 的「板设置 → 物理堆叠」里把层数改为四层，并按上图填入介质厚度。**关键是 L1-L2 间距 0.2104 mm**——这个数字既决定 50 Ω 微带的线宽，也决定回流路径的紧密程度。

四层的用途分配：

| 层           | 用途                       | 硬性要求                 |
|-------------|--------------------------|----------------------|
| L1 (F.Cu)   | 8 路差分输出、XO_P、PRIREF、全部器件 | 参考 L2，控 50 Ω / 100 Ω |
| L2 (In1.Cu) | <b>完整 GND</b>            | <b>绝对不分割</b>         |
| L3 (In2.Cu) | +3.3V 主铜皮、VBUS、七路磁珠分支    | 可自由分割                |
| L4 (B.Cu)   | I2C、GPIO、STATUS 等低速信号    | <b>不走高速信号</b>        |

## 4.2 网络类

| 网络类             | 成员网络                                                            | 线宽                   | 间距     | 过孔        |
|-----------------|-----------------------------------------------------------------|----------------------|--------|-----------|
| <b>CLK_DIFF</b> | OUT0~OUT3 共 8 对差分<br>100 Ω 差分；全程走 L1，对与对之间 ≥ 0.6 mm（3W）         | <b>0.2 mm</b>        | 对内 0.2 | 禁用        |
| <b>RF_50</b>    | XO_P、PRIREF<br>50 Ω 单端微带；计算时 H 取 0.2104 mm，不是板厚 1.6 mm          | <b>0.36 mm</b>       | ≥ 0.72 | 禁用        |
| <b>PWR_5V</b>   | VBUS、+5V_OCXO<br>冷启动 1.43 A；1.0 mm 外层 1 oz 在 ΔT=20 °C 下可过 3.2 A | ≥ 0.5， <b>建议 1.0</b> | 0.3 mm | 0.8 / 0.4 |
| <b>PWR_3V3</b>  | +3.3V 与七路磁珠分支<br>负载 0.65 A；主干靠 L3 铜皮，只有分支才用走线                   | <b>0.5 mm</b>        | 0.3 mm | 0.8 / 0.4 |
| <b>Default</b>  | I2C、GPIO、STATUS<br>低速信号，统一收到 L4                                 | <b>0.2 mm</b>        | 0.2 mm | 0.6 / 0.3 |

**当前工程只有 Default 一个网络类——布线前必须先补齐前四类，否则线宽全靠手动改，改一次就是全板返工。**

过孔一栏的「禁用」指阻抗线不换层：换层会打断参考平面，必须换层时在旁边补地过孔。

图 3 网络类划分与线宽 / 间距 / 过孔规则

当前工程只有 **Default** 一个网络类。不补齐这张表，布线时每根线的宽度都要手动设置，而且 DRC 检查不出线宽错误——它只会按 Default 的 0.2 mm 放行所有线，包括本该 1 mm 的 VBUS。

电流依据来自 ocxo-5v-buckboost.md 第 4 节：OCXO 冷启动时 VBUS 侧输入电流可达 784 mA，加上 +3.3V 侧 0.65 A，总计约 1.43 A。按 pcb-current-capacity.md 的外层 1 oz 对照表，1.0 mm 在  $\Delta T = 20\text{ }^{\circ}\text{C}$  下可过 3.23 A，余量充足。

### 4.3 DRC 规则

工程现有的规则（min\_track\_width 0.2、min\_via\_diameter 0.5、min\_hole\_to\_hole 0.25、min\_copper\_edge\_clearance

0.5）与嘉立创常规工艺一致，可以保留。需要补充的是**差分对与阻抗线的自定义规则**：对间距  $\geq 0.6\text{ mm}$ （3W 规则）无法用网络类表达，要写成自定义 DRC 规则或在布线时人工守住。

**验证：**层数 = 4；叠层介质厚度与板厂型号一致；四个网络类建齐并分配好成员网络；DRC 规则跑通无报错。

---

## 5. 阶段四 更新 PCB

从原理图导入封装与连接关系（KiCad 的「从原理图更新 PCB」）。这一步返工代价最低——改了原理图重新导入即可，已有的布局布线会保留。

**注意导入时机：**阶段三的设置要在导入之前完成。如果先导入再改层数，已放置的器件不受影响，但已画的线可能落在被删除的层上。

**验证：**封装数量与 BOM 一致（当前 131 个）；无未匹配封装警告。

---

## 6. 阶段五 板框与结构

板框已画好：90 × 90 mm 矩形，在 Edge.Cuts 层。还需确认：

- **Edge.Cuts 闭合。**断口会让板厂无法识别外形。
- **安装孔位置。**若外壳已定，孔位在这一步定死并锁定。
- **连接器伸出方向。**11 个 SMA 是 `SMA_Amphenol_132289_EdgeMount` 边缘安装型，本体必须压在板边上，不能内缩——否则电缆装不上。

**SMA 排布的余量核算：**SMA 本体宽 6.35 mm，按 12.7 mm 间距计算，每边 4 个占用  $(4-1) \times 12.7 + 6.35 = 44.5\text{ mm}$ ，90 mm 的边还剩一半空间。

**验证：**Edge.Cuts 闭合且尺寸 = 90 × 90 mm；SMA 焊盘贴齐板边；3D 视图中连接器无干涉。

---

## 7. 阶段六 布局




图 4 板框内的分区、连接器排布与输出走线方向

(图中标注的 100 × 100 mm 是嘉立创免费打样的上限，本板实际取 90 × 90 mm，四周各留 5 mm 余量。)

布局的第一决定项是 **U1 的引脚方向**，不是美观。LMK5B12204 的四对差分输出分居 QFN 相对两侧（OUT0/1 在 pin 16-21 一侧，OUT2/3 在 pin 41-45 对侧），所以 **U1 居中、8 个输出 SMA 排上下两边**，差分对垂直出线，天然不绕行、不交叉、等长。

摆放顺序：

1. **先锁死连接器**。11 个 SMA、USB-C、J14 定位后锁定（KiCad 里右键「锁定」），防止后续误拖。
2. **摆主要器件**。U1 居中，OCXO（U6/H1/TP1）右上，DC-DC（U7/L1）左下，参考缓冲（U2/U3）左上，LDO（U4/U5）右下。
3. **摆去耦电容——在画任何一根线之前**。七个电源域各自的磁珠与电容跟着本域引脚走，不要把 10 颗磁珠排成一排放角落。100 nF 用 0402 紧贴引脚，10 μF 用 0603 可稍远。

**DC-DC 与 OCXO 对角布置是刻意的。**


开关噪声主要靠空间辐射和地平面耦合传播，物理距离比任何滤波都有效。+5V\_OCXO 走线因此变长，但经  $\pi$  型滤波后噪声已低，走线够宽即可。

**验证：**3D 视图检查干涉；每个电源域的 100 nF 到引脚距离 < 2 mm；DC-DC 与 OCXO 位于对角；比率线（ratsnest）无明显跨板长线。

## 8. 阶段七布线

### 8.1 顺序

先



越敏感、越难改的越先走；LED 按键这类线多晚布都能绕过去


图 5 布线优先级：越敏感、越难改的越先走

优先级的逻辑是**腾挪余地**：阻抗线线宽固定、差分对必须成对等距，它们没有绕行空间；LED 和按键的线多晚布都能绕过去。先布灵活的线，等于把不灵活的线逼进死角。

CLOCK 的具体顺序：

1. 去耦电容到电源/地引脚（环路面积最小）
2. XO\_P（OCXO 到 U1，最短最直）
3. 8 对差分输出（U1 垂直出线到上下 SMA）
4. PRIREF 参考输入
5. DC-DC 的 Cin—U7—L1—Cout 功率环路
6. 其余电源分配
7. L4 上的 I2C、GPIO、STATUS

## 8.2 阻抗控制



KiCad 计算器对应： $\epsilon_r$  = 介质 Dk |  $H$  = 介质厚度（非板厚） |  $T$  = 铜厚 |  $W$  = 合成结果  
 $H(\text{top})$  保持  $1e+20$ ，表示走线上方为空气、无金属盖板

图 6 微带线截面与阻抗计算参数的对应关系

L1 上所有高速线以 L2 为参考平面，构成标准微带线。按 L1-L2 间距 0.2104 mm、Dk 4.4、1 oz 铜：**50  $\Omega$**  单端约 0.36 mm，100  $\Omega$  差分约 0.2 mm 线宽 / 0.2 mm 间距。


最常见的错误是计算时 H 填板厚 1.6 mm。H 是信号层到参考平面的距离，即 0.2104 mm。最终线宽以嘉立创阻抗计算器按实际批次板材复核为准。

### 8.3 三条硬规则

- 差分对全程走 L1，不换层。换层会打断参考平面的连续性。
- 对与对之间  $\geq 0.6\text{ mm}$  (3W)。芯片手册的邻道串扰已是 -75 dBc，PCB 串扰直接叠加上去。
- 对内等长。上升沿 85 ps 对应有效带宽 4.1 GHz，失配直接转成共模噪声。

验证：差分对无 L1 以外的走线段；对间距实测  $\geq 0.6\text{ mm}$ ；阻抗线宽与网络类设定一致；DC-DC 功率环路目视面积最小。

## 9. 阶段八 铺铜与回流



高频回流电流总是走信号线正下方的最短路径。参考平面上任何割缝都会迫使回流绕行，同时破坏阻抗连续性并显著增加辐射。这是 In1.Cu 不允许走线的根本原因。

图 7 参考平面完整性对回流路径的影响

- L2 铺满 GND，不做任何分割。这是全板信号的回流参考，也是四层方案成立的前提。
- L3 铺 +3.3V，绕开 U1 正下方。U1 的散热焊盘要 5×5 或 6×6 过孔阵列，这些过孔在 L3 上挖出约 6×6 mm 的禁布区。过孔本身接地，穿过 L2 反而加强地平面。
- SMA 焊盘下方挖 antipad。中心焊盘对地的寄生电容会把该点阻抗拉低，11 个 SMA 不补偿就是 11 个阻抗不连续点。
- 补地过孔（缝合过孔）。沿板边和高速走线两侧补，间距按最高频率波长的 1/20 估算。

验证：L2 目视无缝无洞；L3 电源路径未从 U1 底下穿过；SMA 下方 antipad 已挖；铺铜后重新填充并跑 DRC。

## 10. 阶段九 检查


三层检查缺一不可，它们发现的是不同类型的错误：

| 检查    | 发现什么                | 怎么做                  |
|-------|---------------------|----------------------|
| DRC   | 间距违规、未连接网络、线宽越界     | 必须零错误；警告逐条确认而非批量忽略   |
| 目视    | 丝印被焊盘盖住、极性标记丢失、位号重叠 | 逐层单独显示检查             |
| 3D 视图 | 连接器干涉、元件超出板框、高度冲突   | 重点看 11 个 SMA 与 USB-C |

DRC 中最容易被误忽略的是"未连接项"。铺铜后有些网络看似连上了，实际是被禁布区隔断的孤岛。

验证：DRC 零错误；未连接项为 0；3D 视图无干涉。

## 11. 阶段十 制造输出



嘉立创免费打样只认常规工艺：阻抗按  $\pm 20\%$  管控，需要  $\pm 10\%$  精密阻抗要单独下单并额外付费。  
**四层板必须在下单页面手动指定叠层型号，默认叠层的介质厚度与阻抗计算依据不一致。**  
Gerber 一旦发出就不可撤回——核对清单五项逐条打勾，比返工一版便宜得多。

图 8 制造输出文件与投板前的核对闭环

导出四类文件、打包归入 `hardware/gerber/`，下单前逐条核对图中五项。

**四层板必须在下单页面手动指定叠层型号（JLC04161H-7628）。**

板厂默认叠层的介质厚度与本设计的阻抗计算依据不一致——用默认叠层，0.2104 mm 的假设不成立，50  $\Omega$  就不是 50  $\Omega$ 。

**阻抗要求写进制造说明。** 免费打样只含  $\pm 20\%$  管控（50  $\Omega$  最坏做成 60  $\Omega$ ，回损约 -21 dB，几厘米走线的时钟信号可接受）。验证通过转小批量时再上  $\pm 10\%$  精密阻抗。

**验证：** ZIP 内含 9 层 Gerber + 钻孔 + 坐标 + BOM；用在线 Gerber 查看器复核一遍层序与板框；五项核对清单逐条打勾。

## 12. 出板前总检查清单

| 阶段 | 项目   | 判据                                            |
|----|------|-----------------------------------------------|
| 三  | 铜层数  | 4（F.Cu / In1.Cu / In2.Cu / B.Cu）              |
| 三  | 叠层   | JLC04161H-7628，L1-L2 = 0.2104 mm              |
| 三  | 网络类  | CLK_DIFF / RF_50 / PWR_5V / PWR_3V3 已建齐       |
| 二  | 去耦缺口 | VDDDIG 补 10 $\mu$ F、VDDXO 补 100 nF            |
| 五  | 板框   | 90 × 90 mm，Edge.Cuts 闭合                       |
| 六  | 布局   | DC-DC 与 OXCO 对角；100 nF 贴紧引脚                   |
| 七  | 差分对  | 全程 L1，对内等长，对间 $\geq 0.6$ mm                   |
| 七  | 电源线宽 | 5 V $\geq 0.5$ mm（建议 1 mm），3.3V $\geq 0.5$ mm |

| 阶段 | 项目     | 判据             |
|----|--------|----------------|
| 八  | L2 完整性 | 无任何分割、开槽       |
| 八  | SMA    | 焊盘下方已挖 antipad |
| 九  | DRC    | 零错误，未连接项为 0    |
| 十  | 下单     | 已手动指定四层叠层型号    |

本文的流程阶段与返工代价划分为通用实践，具体参数取自本项目文档：叠层与阻抗见 [pcb-layout.md](#)，电流与线宽见 [pcb-current-capacity.md](#)，OCXO 供电电流见 [ocxo-5v-buckboost.md](#)。工程现状统计自 2026-09-05 的 [CLOCK.kicad\\_pcb](#)。