

PCB 布局设计

CLOCK 项目 · 硬件设计文档

本文给出 CLOCK 板的层数选择、叠层、分区布局与关键布线规则。目标是在 $100 \times 100 \text{ mm}$ 板框内用四层板完成设计，同时满足 312.5 MHz 差分输出的信号完整性要求。


1. 三条设计约束

板框 $\leq 100 \times 100 \text{ mm}$ 。 嘉立创的免费打样条件是长宽 $10 \times 10 \text{ cm}$ 以内、5 片、单片出货、常规工艺，每月两款额度。超出这个尺寸就要按套餐计费（四层 10 cm 内 10 片 300 元），超出 10 cm 更要单独计价。把板框压在 100 mm 以内，等于功能验证阶段可以零成本试错两次——这个约束值得为之挤一挤布局。

四层板。 输出频率 312.5 MHz 时，十几颗 0402 的 100 nF 并联后在该频率提供约 0.082Ω 阻抗，对着 0.13Ω 的 PDN 目标还有 1.6 倍余量，贴片电容阵列仍然管用，不需要六层那种紧耦合平面电容来兜底。到 500 MHz 这个余量就只剩刚好，到 1 GHz 则必须上六层。**所以四层的前提是频率不往上走。**

常规工艺。 免费打样不含精密阻抗（ $\pm 10\%$ ），只有免费的 $\pm 20\%$ 管控。 50Ω 最坏做成 60Ω ，回损约 -21 dB ，对时钟信号、几厘米走线的场合够用。验证通过、要转小批量时再上精密阻抗。

2. 叠层



计算阻抗时 H 填这一段（0.2104 mm），不是板厚 1.6 mm

图 1 四层板 1.6 mm 叠层剖面

层	用途	硬性要求
L1 (F.Cu)	8 路差分输出、XO_P、PRIREF、全部器件	参考 L2，控 $50 \Omega / 100 \Omega$
L2 (In1.Cu)	完整 GND	绝对不分割——全板信号的回流参考
L3 (In2.Cu)	+3.3V 主铜皮、VBUS、七路磁珠分支	可自由分割，L1 不参考它
L4 (B.Cu)	I2C、GPIO、STATUS 等低速信号	不走高速信号

关键在 L1-L2 间距只有 0.2104 mm（Prepreg 7628，Dk 4.4），这个薄间距既让 50 Ω 微带的线宽落在好加工的 0.36 mm 左右，也让回流路径紧贴信号线。而 L2-L3 之间隔着 1.065 mm 的 Core，平面电容只有约 168 pF——这正是四层板在 GHz 频段力不从心的原因，也是 312.5 MHz 下不成问题的原因。

L4 为什么不能走高速：它参考的是 L3 电源层，而 L3 上有七路磁珠分支的分割。任何跨越分割缝的走线，回流路径都会被打断。

3. 整板布局




图 2 100 × 100 mm 板框内的分区与连接器排布

布局的第一决定项不是美观，而是 **U1 的引脚方向**。LMK5B12204 是 48 引脚 QFN，四对差分输出天然分成两组、位于芯片的相对两侧：

OUT0_P/N = pin 17/16 ■■■■■■
OUT1_P/N = pin 20/21 ■■■■■■
OUT2_P/N = pin 42/41 ■■■■■■
OUT3_P/N = pin 45/44 ■■■■■■

所以 U1 放板子正中，八个输出 SMA 排在上下两边，正对芯片的两组输出引脚。

差分对垂直出线，不绕行、不交叉、天然等长。如果把 SMA 分散到四条边，就必然有差分对要绕过芯片走到侧面——绕行、交叉、长度失配全来了，而上升沿只有 85 ps（有效带宽 4.1 GHz），每多绕一段都在增加风险。

其余四个区块的位置各有理由：


区块	位置	理由
U2 / U3 参考缓冲	左上	紧邻左边的 J1、J6 参考输入 SMA，PRIREF 到 U1 距离短
OCXO (U6、H1、TP1)	右上	紧邻右边 J12 校准口，XO_P 到 U1 走线短
DC-DC (U7、L1)	左下	与 OCXO 呈对角，物理距离最大化
LDO (U4、U5)	右下	靠近 USB-C 输入，散热铜箔有角落空间

DC-DC 与 OCXO

对角布置是刻意的。开关电源的噪声主要通过空间辐射和地平面耦合传播，物理距离比任何滤波都有效。至于 +5V_OCXO 供电走线变长——那条线经过 π 型滤波后噪声已经很低，只要走线够宽 ($\geq 0.5\text{ mm}$ ，建议 1 mm)，长一点无妨。

SMA 排布的余量。 SMA 本体宽 6.35 mm ，按 12.7 mm 间距（留足扳手与电缆弯曲空间）计算， n 个 SMA 占用边长为 $(n-1) \times 12.7 + 6.35\text{ mm}$ 。每边 4 个只需 44.5 mm ， 100 mm 的边还剩一半空间。十一个 SMA（8 输出 + 2 参考 + 1 校准）分散在四条边完全排得开。

4. 阻抗控制



KiCad 计算器对应： ϵ_r = 介质 Dk | H = 介质厚度（非板厚） | T = 铜厚 | W = 合成结果

$H(\text{top})$ 保持 $1e+20$ ，表示走线上方为空气、无金属盖板

图 3 微带线截面与阻抗计算参数的对应关系


L1 上的所有高速线以 L2 为参考平面，构成标准微带线。按 L1-L2 间距 0.2104 mm 、Dk 4.4、1 oz 铜计算：

- **50 Ω 单端**：线宽约 0.36 mm
- **100 Ω 差分**：线宽约 0.2 mm 、间距约 0.2 mm

计算时 H 填 0.2104 mm ，不是板厚 1.6 mm ——这是最常见的错误。最终线宽以嘉立创的阻抗计算器（“阻抗神器”）为准，不同批次的板材参数会有微调。

四对差分线之间守 **3W 规则**：对与对之间的间距不小于三倍线宽，即 $\geq 0.6\text{ mm}$ 。芯片手册给的邻道串扰杂散已经是 -75 dBc ，PCB 上的串扰会直接叠加上去。

5. 参考平面与回流



高频回流电流总是走信号线正下方的最短路径。参考平面上任何割缝都会迫使回流绕行，同时破坏阻抗连续性并显著增加辐射。这是 In1.Cu 不允许走线的根本原因。

图 4 参考平面完整性对回流路径的影响

L2 是全板唯一的完整地平面对，任何分割、开槽、大面积挖空都会破坏回流路径。具体到这块板：

- U1 的散热焊盘需要 5×5 或 6×6 过孔阵列。这些过孔穿过 L2 但本身就是接地的，不但无害，反而加强了地平面连接。
- 但它们会在 L3 电源层上挖出约 6×6 mm 的禁布区。**+3.3V 的分配路径要绕开 U1 正下方**，不要指望从芯片底下穿过去。
- SMA 焊盘下方必须挖 **antipad**（去掉该处的地平面）。中心焊盘对地的寄生电容会把该点阻抗拉低，不补偿的话十一个 SMA 就是十一个阻抗不连续点。

6. 去耦电容布局

这是四层板方案能成立的支柱——PDN 在 312.5 MHz 的 0.082 Ω

全靠贴片电容阵列，而这个数字是**理想并联值**，电容离引脚远一点，回路电感上去就不成立了。

七个电源域各自独立。原理图已经拆成 VDDDIG、VDDIN、VDDPLL1、VDDPLL2、VDDXO、VDDO0_1、VDDO2_3，每域一颗磁珠。布局时**每域的磁珠和电容要跟着该域的引脚走**，不要把七颗磁珠排成一排放入在角落。

每域配 10 μF + 100 nF：

电容	封装	位置
100 nF	0402	紧贴电源引脚，越近越好——它决定高频 PDN
10 μF	0603	可以稍远，它管低频储能

封装选择的逻辑是相反的：100 nF 用 0402 是为了压低 ESL；10 μF 用 0603 是为了抵抗直流偏置效应（0402 的 10 μF/6.3 V 在 3.3 V 偏压下实际只剩两三 μF）。

两处缺口需要在布局前补上：VDDDIG 目前只有一颗 100 nF，**缺 10 μF**；VDDXO 只有一颗 10 μF，**缺 100 nF**。其余五个域都已配齐。

7. DC-DC 区的特殊要求

开关电源的性能一半取决于布局，这一块的规则优先于任何美观考虑：

- **Cin—U7—L1—Cout 构成的高 di/dt 环路，包围面积压到最小。**
这个环路里流动的是陡峭的开关电流，面积就是天线面积，直接决定辐射和纹波。

- **输入电容紧贴 VIN 与 PGND 引脚**，C54（100 nF）要比 C53（10 μ F）更靠近芯片。
- **电感必须是屏蔽型**。非屏蔽电感的漏磁会耦合进 OCXO、时钟走线和反馈网络。
- **FB 分压网络远离电感**。FB 是整个环路里阻抗最高、最敏感的节点，开关磁场耦合进去会直接影响输出稳定性。
- **C58（VINA 去耦）紧贴 VINA 引脚**，C57（ π 滤波末级）紧贴 OCXO 供电引脚——这两颗电容放远了，对应的滤波就形同虚设。
- U4、U5 的散热焊盘要留足铜箔。按 674 mA 负载算，U4 耗散约 1.15 W，而手册给的 $\theta_{JA} = 54.2\text{ }^{\circ}\text{C/W}$ 是 JEDEC 标准板（9 in²）的值，**实际铜箔面积直接决定这个数字能不能成立**。

8. 布线顺序建议

1. **先定板框和连接器**。十一个 SMA、USB-C、J14 的位置一旦确定，整板骨架就定了。确认板框在 100 × 100 mm 以内。
2. **摆主要器件**。U1 居中，OCXO 右上，DC-DC 左下，缓冲左上，LDO 右下。
3. **摆去耦电容**。在画任何一根线之前完成——它们的位置比走线更重要，而且一旦走线画完就很难再塞进去。
4. **画八对差分输出**。从 U1 垂直出线到上下两边 SMA，控阻抗、守 3W、对内等长。
5. **画 XO_P 与 PRIREF**。同样控阻抗，XO_P 尤其要短。
6. **铺 L2 完整地平面**，确认没有任何分割。
7. **画 L3 电源分配**，绕开 U1 散热过孔区。
8. **L4 收尾**，走 I2C、GPIO、STATUS 等低速信号。

9. 检查清单

项目	判据
板框尺寸	$\leq 100 \times 100\text{ mm}$
L2 完整性	无任何分割、开槽
差分对	对内等长，对间距 $\geq 0.6\text{ mm}$ ，全程走 L1
SMA 焊盘	下方已挖 antipad
去耦电容	每域 10 μ F + 100 nF，100 nF 紧贴引脚
VDDDIG / VDDXO	已补齐缺失的 10 μ F / 100 nF
DC-DC 环路	Cin—U7—L1—Cout 面积最小
电感	屏蔽型，饱和电流 $\geq 3\text{ A}$
U4/U5 散热	散热焊盘铜箔面积充足
5 V 走线	宽度 $\geq 0.5\text{ mm}$ （建议 1 mm）
L4	未走任何高速信号

本文的叠层参数取自嘉立创 JLC04161H-7628，阻抗数值需用其在线计算器按实际批次板材复核；PDN 与串扰的计算依据 LMK5B12204 数据手册（SNAS810C）的电流与串扰规格。