

超低抖动时钟芯片用在什么场景

几十飞秒级的时钟发生器与抖动清理器（如 TI LMK5B12204、LMK5B12212）价格和设计代价都不低。本文说明哪些应用真正需要这一档、指标该怎么看、哪些场景换了也没用。数值取自本地器件手册与公式推算，标 **推断** 或 **待确认** 的内容没有在手册中直接核对。

主题	超低抖动时钟的适用场景
参考器件	LMK5B12204 / LMK5B12212
依据	TI 器件手册 + 公式推算
日期	2026-09-16
用途	选型与时钟树预算

结论

1 只有两类场景真正需要

高速串行链路（以太网、PAM-4 SerDes、PCIe）和**高速 ADC/DAC 采样**。前者看 12 kHz~20 MHz 的积分抖动，后者看到奈奎斯特的总抖动，而且只有输入信号上到 GHz 时才对飞秒级敏感。

2 先问"考核哪一段频率"

抖动是相位噪声在某个频段上的积分。**换积分带就换数字**，脱离频段谈"多少 fs"没有意义。近端由基准振荡器决定，中段由环路带宽和 VCO 决定，远端由输出驱动底噪决定。

3 最常见的误用

拿 12 kHz~20 MHz 的积分抖动去衡量**测频、授时、本振**。这些应用关心近端相位噪声和阿伦方差，由基准振荡器决定，换时钟芯片不会有任何改善。

一句话判断：你的应用看哪一项

应用	考核指标	典型要求量级	需要飞秒级？	说明
112G / 224G PAM-4 SerDes	12 kHz~20 MHz 积分 RMS 抖动	< 100 fs	需要	直接影响误码率，是这类芯片的主战场
100G~800G 以太网交换机	同上	100~500 fs	需要	路数多，扇出能力往往比抖动更关键
射频直采 ADC (f_in > 1 GHz)	积分到奈奎斯特的总抖动	< 100 fs	需要	直接限制信噪比与有效位数，见第 4 页
中频采样 ADC (f_in ≈ 100 MHz)	同上	300 fs ~ 1 ps	多数不需要	12 bit 有效位只需约 318 fs
SyncE / 1588 / OTN	漂移 MTIE、TDEV；保持性能	按 G.8262 等标准	顺带	买的是 DPLL 的漂移衰减与保持，不是 fs
射频本振、雷达	指定偏移处的相位噪声与杂散	dBc/Hz 曲线	不直接	宽带积分值只是间接参考
频率计、授时	近端相位噪声、阿伦方差	ADEV @1 s	不需要	长闸门把高频抖动平均掉了
MCU / FPGA 逻辑时钟	建立与保持余量	ps 量级	不需要	普通晶振即可

基础：抖动、相位噪声与积分带

抖动和相位噪声是同一件事的两种写法。时间抖动由相位噪声在指定频段上积分换算而来：

$$\sigma_t = 1 / (2\pi \cdot f_o) \times \sqrt{(2 \times \int L(f) df)}$$

f 为偏移频率， f_o 为载波频率

由此有三个直接推论：

推论 **不说积分带的 fs 值没有意义。**手册上 LMK5B12212 的 42 fs 是按 12 kHz~20 MHz 给的；同一颗器件在 625 MHz 输出、加 4 MHz 一阶高通后标称 13 fs。两个数字描述的是同一器件的不同频段。

推论 **同样的抖动值，载波频率不同不可比。**42 fs@312.5 MHz 和 42 fs@156.25 MHz 对应的相位噪声差 6 dB。

推论 **分频不改善时间抖动。**理想分频器把相位噪声曲线整体下移 20·log(N) dB，但时间抖动基本不变。靠分频"降低抖动"是常见误解。

随机抖动之外还有杂散。电源纹波和相邻通道串扰会在相位噪声上形成离散谱线。对 ADC 而言杂散直接恶化无杂散动态范围，有时比随机抖动更致命。所以手册会专门给电源噪声抑制指标——LMK5B12204 标称 PSNR -83 dBc（3.3 V 电源上叠加 50 mVpp 噪声）。

手册上几种抖动写法的区别

写法	含义	用在哪里
RMS 抖动（积分带）	相位噪声在指定频段积分换算的有效值	串行链路、采样时钟，最常见
峰峰值抖动	按误码率折算的峰峰值，需给出误码率	眼图余量计算
附加抖动	器件自身贡献，需从总值中扣除输入贡献	扇出缓冲器、电平转换器
相位噪声底噪	远端偏移处的 dBc/Hz 平台	本振、大偏移处的噪声评估




图 1 不同应用关心相位噪声曲线的不同区段。同一条曲线，取不同频段积分就得到不同的"抖动"数字，所以选型时必须先确定自己被哪一段约束。

► 场景一：高速串行链路（这类芯片的主战场）

LMK5B12212 手册第一句就是"用于以太网的超低抖动 BAW VCO 时钟"，应用列表里是 112G/224G PAM-4 SerDes 的抖动清理、100G~800G 数据中心交换机、核心与边缘路由器、智能网卡；LMK5B12204 列的是 56G/112G PAM-4 PHY 与 400G 线卡。

为什么积分带是 12 kHz ~ 20 MHz。接收端的时钟数据恢复电路（CDR）本身是一个锁相环：环路带宽以内的抖动它能跟踪，不影响判决；带宽以外的跟不上，直接变成眼图的水平闭合。以太网标准据此规定了这段"跟不掉"的频带，所以器件手册的积分抖动都按它给。

PAM-4 让要求更严。四电平信号的眼高只有 NRZ 的三分之一，垂直和水平余量都被压缩，同样的抖动带来更高的误码率。这是 112G 往 224G 演进时参考时钟抖动预算不断收紧的直接原因。LMK5B12204 手册的说明段落也把低抖动与"降低高速串行链路中的误码率"直接挂钩。

PCIe 参考时钟的要求通常在亚皮秒量级，但各代规范用的是自己定义的滤波函数，不能直接套用 12 kHz~20 MHz 的数字，需按对应规范核算。待确认

选型时容易被忽略的几点：

路数	交换机线卡往往要给十几路 SerDes 供时钟。LMK5B12212 是 12 路输出、VQFN-64；LMK5B12204 是 4 路、VQFN-48。路数不够时要么换大芯片，要么加扇出缓冲器，而缓冲器本身的附加抖动要计入预算。
电源	PSNR 决定电源纹波会变成多大的杂散。电源平面上的开关纹波若落在敏感频段，会直接抬高误码率。
格式	AC-LVDS / AC-CML / AC-LVPECL / HCSL 要与接收端匹配，HCSL 多用于 PCIe。

两颗参考器件的抖动指标

器件	条件	RMS 抖动（12 kHz~20 MHz）
LMK5B12212	312.5 MHz	42 fs 典型 / 60 fs 最大
LMK5B12212	156.25 MHz	47 fs 典型 / 65 fs 最大
LMK5B12212	625 MHz，加 4 MHz 一阶高通	13 fs 典型
LMK5B12204	312.5 MHz（APLL1）	50 fs 典型
LMK5B12204	155.52 MHz（APLL2）	125 fs 典型

两颗都用 TI 的体声波（BAW）VCO。BAW 谐振器的 Q 值远高于片上 LC，这是集成器件能做到几十飞秒的原因；代价是中心频率由工艺定死，其它频点靠分数分频覆盖。

典型架构分工

环节	作用
基准输入	1 PPS ~ 800 MHz，可多路带优先级切换；丢失时进入数字保持
DPLL	环路带宽可编程（12212 为 1 mHz ~ 4 kHz）。带宽越窄对输入抖动抑制越强，但捕获越慢
APLL + BAW VCO	决定输出的远端底噪，也就是手册上那个 fs 数字
输出分频与驱动	决定输出频率与电平格式；驱动级底噪约 -155 ~ -160 dBc/Hz

场景二：高速 ADC / DAC 采样时钟

采样时刻的不确定直接转化为幅度误差，信噪比上限为 $SNR = -20 \cdot \log(2\pi \cdot f_{in} \cdot t_j)$ 。注意自变量是输入信号频率而不是采样率——同一个时钟，采样 10 MHz 中频和直采 3 GHz 射频，要求相差两个数量级。




图 2 抖动限制的信噪比与输入信号频率的关系，按上式计算。虚线为 10 bit 与 12 bit 有效位对应的信噪比。100 MHz 输入时 1 ps 抖动尚能支持 10 bit；到 1 GHz 输入，同样的 1 ps 只剩 7 bit，而 42 fs 仍有 11.6 bit。

反过来算：达到目标有效位所需的抖动上限

输入频率	10 bit 有效位	12 bit	14 bit
100 MHz	1270 fs	318 fs	79 fs
1 GHz	127 fs	32 fs	7.9 fs
3 GHz	42 fs	11 fs	2.6 fs

这里只算时钟抖动一项。实际还要与 ADC 自身的孔径抖动按平方和相加，后者常在 50~150 fs 量级，所以把时钟做到远低于它并无意义。推断

哪些系统会落到表格右下角

- 射频直采** 软件无线电、宽带接收机直接采样 GHz 射频，不做下变频。这是对采样时钟要求最苛刻的场合。
- 基站 / 相控阵** 多片 ADC/DAC 通过 JESD204B/C 接口同步。除抖动外还需要 SYSREF 与确定性延迟，保证多片之间相位可重复，因此时钟芯片要能产生并对齐 SYSREF。
- 仪器仪表** 高端示波器、任意波形发生器、频谱仪的时基。LMK5B12204 的应用列表里就写着"测试与测量、医疗成像"。

采样时钟的设计要点

- 分频位置** 尽量在靠近 ADC 的最后一级分频，让分频器之后的噪声路径最短。
- 摆幅与斜率** 边沿越陡，接收端噪声折算出的时间抖动越小；差分驱动优于单端。
- SYSREF** JESD204B/C 子类 1 需要 SYSREF 与器件时钟对齐，时钟芯片须支持相位可调。
- 电源** 时钟芯片与 ADC 时钟输入端各自独立去耦，避免开关纹波形成杂散。

► 场景三与场景四：电信同步、射频本振

场景三：SyncE / IEEE 1588 / OTN

这类设备买这颗芯片，买的其实是它的另一半能力——**DPLL 的漂移衰减、保持和无中断切换**。考核项是 G.8262、Stratum 3/3E、G.813 等标准规定的漂移指标（MTIE、TDEV）和保持精度，单位是 ppb 与秒，而不是飞秒。

能力	手册数据（LMK5B12204）
无中断切换	参考切换时相位瞬态 ±50 ps
数字保持	基准丢失后由本地 TCXO / OCXO 维持
DCO 频率微调	< 0.001 ppb / 步，用于 1588 从时钟伺服
环路带宽	可编程，同步应用常用 ≤ 10 Hz

低抖动在这里是顺带的：同一块线卡上这颗芯片还要给 SerDes 提供参考时钟，所以两种能力被做进了同一颗器件。

场景四：射频本振、雷达、相参系统

混频器把本振的相位噪声原样搬到中频上，因此这类应用关心**特定偏移频率处的 dBc/Hz**，而不是宽带积分值：

近端	1 Hz ~ 1 kHz 偏移决定频率分辨率与相邻信道选择性，主要由基准振荡器和环路带宽内的噪声决定。
中段	10 kHz ~ 1 MHz 偏移决定接收机的互调与阻塞性能，由 VCO 和环路设计决定。
远端	大于 10 MHz 偏移是底噪，由输出驱动决定，两颗参考器件为 −155 ~ −160 dBc/Hz。
杂散	相参雷达对杂散极其敏感：固定频率的杂散会在多普勒谱上形成虚假目标，比等量的随机噪声更有害。

这类系统里，“低抖动时钟芯片”通常不作为本振本身，而是作为多通道的参考分发。此时各通道之间的**相位一致性**与**温漂**往往比抖动指标更重要。

用不上的场景，以及怎么做时钟树预算

这些场景换低抖动芯片没有收益

场景	真正的限制	说明
频率计	基准的阿伦方差；计数器单次分辨率；触发噪声	1 s 闸门下 42 fs 时基只贡献 6×10^{-14} ，而 OCXO 自身约 5×10^{-11} ，相差 1000 倍
授时 / 守时	长期稳定度、温漂、老化	时间尺度是秒到天，高频抖动无关
MCU / FPGA 逻辑	建立与保持余量	皮秒量级即可
音频	带内抖动与杂散	几百皮秒即可满足
USB / 千兆以太网	规范本身的抖动预算	普通晶振加 PHY 内部 PLL 即可

预算方法

- 1

先确定被约束的频段：串行链路查规范的积分带，ADC 积到奈奎斯特，本振看指定偏移点。
- 2

把链路上各环节按平方和开方相加：基准、时钟芯片、扇出缓冲器、传输线与接收端输入电路。
- 3

找出主导项。若某一项已比其它项大三倍以上，改善其它项几乎不改变总和。
- 4

不要漏掉电源。杂散往往是实测与预期差距的主要来源，PSNR 与去耦设计要一并考虑。

数据来源：LMK5B12204 手册（中文版：特性、应用、电气特性）与 LMK5B12212 手册（英文版：Features、Applications、Electrical Characteristics），均取自本仓库 docs/references；信噪比与有效位、抖动上限、测频误差均按本文所列公式计算。标准条款（G.8262、PCIe 各代规范）未逐条核对原文，涉及具体限值时以规范为准。




图 3 时钟树的抖动预算。基准振荡器管近端、时钟芯片管远端，两者分工不同；扇出缓冲器和接收端输入电路的贡献常被漏算。