

KiCad PCB 设计流程

CORE 项目 · 硬件设计文档 | KiCad 10.0.4 简体中文界面 | 中英术语对照

本文按实际执行顺序，梳理 KiCad 从原理图收尾到输出制造文件的完整 PCB 设计流程。

环境：KiCad 10.0.4，简体中文界面。界面项以「中文 / English」成对给出；标注 [■■■] 的表示该处界面显示的就是英文原文（官方中文翻译未覆盖）。快捷键取自本机实际配置。

0. 流程总览




图 1 PCB 设计十阶段与返工代价

阶段	主要工作	完成标志	返工代价
一	开工前决策	层数、板厂、板框尺寸确定	极高，推翻重来
二	原理图收尾	ERC 无错误，封装全部分配	高
三	电路板配置	叠层、设计规则、网络类填写完毕	高，已布线全部失效
四	从原理图更新 PCB	元件全部导入，无封装错误	低
五	板框与结构	Edge.Cuts 闭合，安装孔与接口定位	高
六	布局	器件摆放完成并锁定	高，布线全废
七	布线	全部网络连通，阻抗线达标	中
八	铺铜与回流	平面完整，缝合过孔布置	低
九	检查	DRC 零错误，目视清单通过	—
十	制造输出	Gerber、钻孔、位置文件、BOM	低

核心原则：**越难改的越先定**。上表中"返工代价"高的阶段，必须在进入下一阶段前彻底确认。

新手最常见的失败模式是跳过阶段一到三直接开始摆件布线，等到布了一半才发现层数不够、线宽不对、叠层没定，此时前面的工作几乎全部作废。

1. 阶段一：开工前的决策

这一阶段不碰 KiCad，但决定后面所有工作。

1.1 层数与叠层

这是最不可逆的决策。判断依据：

- 有 BGA、大量高速信号、需要阻抗控制 → **至少四层**
- 只有低速数字和电源 → 两层可行
- 高密度 BGA、多组差分总线 → 六层及以上

四层板的标准分配：**信号 - GND - 电源 - 信号**。中间的完整 GND 平面是所有高速信号的参考层，价值远超省下的板费。



计算阻抗时 H 填这一段（0.2104 mm），不是板厚 1.6 mm

图 2 四层板 1.6 mm 叠层剖面（嘉立创 JLC04161H-7628）

注意图中标红的 H：F.Cu 层走线的参考平面是紧邻的 In1.Cu，两者间距只有 0.2104 mm。这个值决定了外层走线的阻抗，也是后面计算线宽时唯一该填进 H 的数。

1.2 向板厂索取工艺参数

下单前需要拿到：

- 叠层结构表（各层厚度、Dk、Df、铜厚）
- 最小线宽/线距、最小过孔、最小焊环
- 阻抗计算器或阻抗表

嘉立创四层板（1oz 外层）的关键限值：最小线宽/线距 0.09/0.09 mm，最小过孔 0.15/0.25 mm，线宽公差 ±20%，阻抗公差 ±10%。

1.3 列出阻抗需求清单

把所有需要控制阻抗的网络列出来，逐条确定目标值。这份清单在阶段三要填进网络类。

1.4 确定板框与结构约束

外壳尺寸、安装孔位置、连接器朝向、限高区域。这些由结构决定，PCB 必须服从。

1.5 常见错误

- 为省钱选两层板，结果高速信号没有完整参考平面，调试阶段耗掉的时间远超省下的板费
- 没问板厂就自己假设叠层参数，算出的线宽与实际阻抗对不上
- 板框尺寸等结构确认后再说，导致布局返工

2. 阶段二：原理图收尾

2.1 差分对网络命名

必须在画 PCB 之前做对。KiCad 靠网络名后缀识别差分对：

- 成对命名为 `xxx_P / xxx_N`，或 `xxx+ / xxx-`
- 命名不匹配的话，PCB 里按差分对布线快捷键 **6** 不会进入差分模式

2.2 批注原理图

■(T) / Tools → ■■■■■... / Annotate Schematic...

给所有元件分配唯一位号。存在 **R?**、**C?** 这类未批注元件时无法导入 PCB。

2.3 分配封装

■(T) / Tools → ■■■■■... / Assign Footprints...

这一步最容易埋雷。逐个核对：

- 封装的引脚数与符号一致
- 封装尺寸与实际采购的元件一致（0402 还是 0603）
- 连接器、插座的封装要与实物型号完全对应
- 有极性的器件（二极管、电解电容、LED）确认引脚顺序

2.4 电气规则检查

■(I) / Inspect → ■■■■■ (ERC) / Electrical Rules Checker

必须清零的错误：引脚未连接、输出引脚短接、电源未驱动。可以忽略的：明确知道悬空的测试点、未使用的引脚（应加“未连接”标记）。

2.5 常见错误

- 封装选错尺寸：原理图画 0402、实物买 0603，板子回来焊不上
- 连接器封装引脚顺序反了：镜像错误，插上去信号全串
- ERC 报错直接忽略：未驱动电源网络往往意味着真的漏连了
- 差分网络名不成对：`CLK_P` 配 `CLK_M`，KiCad 认不出来

2.6 完成判据

ERC 零错误；所有元件有唯一位号和已验证的封装。

3. 阶段三：电路板配置

■(F) / File → ■■■■■ / Board Setup

这一阶段的所有设置必须在布线之前定死。布完线再改，已有走线会全部违规甚至需要重布。

3.1 物理叠层

左侧 ■■■■■ / Board Stackup → ■■■■ / Physical Stackup

- 1. ■■ / Copper Layers 选择层数
- 2. 逐层填写厚度、材料、Epsilon R、Loss Tan——用板厂给的实际值，不要用 KiCad 默认值
- 3. 确认底部 ■■■■■■ / Board Thickness 符合目标
- 4. 需要板厂做阻抗测试时，勾选 ■■■■ / Impedance controlled

注意：叠层表里那一列中文叫「线宽」，实际是英文的 Thickness（厚度），与走线宽度无关。这是中文翻译不准确。

3.2 板层编辑器

■■■■■ / Board Editor Layers

给内层改名并设置类型，例如 In1.Cu 改名 GND（类型选电源层）、In2.Cu 改名 PWR。层类型不影响电气，但布线时不容易点错层。

3.3 约束

■■■■ / Design Rules → ■■ [Constraints]

按板厂工艺能力填写全局最小值：最小线宽、最小间距、最小过孔内外径、最小焊环、最小孔间距。同时确认盲埋孔保持禁用（四层板用通孔即可，开盲埋孔打样价格翻数倍）。


3.4 网络类

■■■■ / Design Rules → ■■■ / Net Classes

按用途建立独立网络类，把阶段一的阻抗清单填进来：

网络类	走线宽度 / Track Width	Diff Pair Width	差分对间隙 / Diff Pair Gap
Default	0.2 mm	—	—
POWER	0.5~1 mm（按电流）	—	—
RF_50R	阻抗计算结果	—	—
CLK_DIFF	—	阻抗计算结果	阻抗计算结果
USB_DIFF	—	阻抗计算结果	阻抗计算结果

线宽从叠层参数算出，各参数的物理含义如下图：



KiCad 计算器对应: ϵ_r = 介质 Dk | H = 介质厚度 (非板厚) | T = 铜厚 | W = 合成结果
H(top) 保持 1e+20, 表示走线上方为空气、无金属盖板

图 3 微带线截面与 KiCad 计算器参数对应

详细算法见《KiCad 传输线计算器使用说明》。

3.5 泪滴

■■■■ / Design Rules → ■■ / Teardrops

此时先不要开启。泪滴会让走线的选择和拖动变得别扭, 应在布线全部完成后再加。

3.6 违规严重级别

■■■■ / Design Rules → ■■■■■ / Violation Severity

把确实要管的规则设为错误, 明确不管的设为忽略。目的是让后期 DRC 的输出干净可读, 不被噪声淹没。

3.7 常见错误

- 沿用 KiCad 默认叠层参数 (ϵ_r = 4.5、介质 0.1 mm) 去算线宽, 与实际板厂叠层差一倍
- 把 H 填成板厚 1.6 mm, 算出的线宽宽到离谱
- 布完线才改网络类线宽: 已布走线不会自动更新, 需要全部重布
- 改了 Diff Pair Gap 以为差分对会自动更新: 不会, 已布的差分对保持旧间距, DRC 也未必报错
- 一上来就开泪滴, 整个布线过程被拖慢

3.8 完成判据

叠层参数与板厂一致; 所有阻抗网络的线宽/间距已填入对应网络类; 约束值不超出板厂工艺能力。

4. 阶段四：从原理图更新 PCB

在 PCB 编辑器中: ■■(T) / Tools → ■■■■■ PCB... / Update PCB from Schematic...

4.1 检查导入结果

对话框会列出将要执行的操作。重点看:

- 封装缺失: 符号未分配封装, 或封装库路径失效
- 引脚数不匹配: 符号 5 个引脚、封装 4 个焊盘之类
- 意外的删除操作: 说明原理图和 PCB 的位号对不上

有错误就回原理图修正, 不要强行导入。

4.2 后续每次修改原理图

改完原理图都要重新执行一次这个操作，PCB 才会同步。反向操作是 **PCB** **Update Schematic from PCB...**，一般只在 PCB 里调整了引脚交换时才用。

4.3 常见错误

- 看到一堆"删除元件"仍然点确定：位号对不上时会把已布好的部分清掉
- 改完原理图忘了更新 PCB：板子按旧网表布线，回来发现连错

5. 阶段五：板框与结构

5.1 绘制板框

选中 **Edge.Cuts** 层，用 **(P)** / **Place** 里的绘制工具画板框。

要点：

- 板框必须**完全闭合**，不能有断点或重叠线段，否则无法生成外形
- 圆角用圆弧，不要用多段折线近似
- 板框尺寸以结构图为准

5.2 安装孔与结构件

- 安装孔按结构图精确定位，用带焊盘的孔（金属化）还是无铜孔（非金属化）要明确
- 定位孔、螺柱避让区先摆上
- 板边连接器（本项目的 SMA、USB-C、RJ45）位置由结构决定，**先摆并锁定**

5.3 规则域

Rule Area（旧称 Keepout Area）用于定义禁布区，例如：

- 天线下方禁止铺铜
- 网口变压器隔离带禁止铺铜
- 螺柱周围禁止走线

5.4 3D 核对

(V) / **View** → **3D** **3D Viewer** (**Alt+3**)

在布局前先看一次 3D，确认板框、安装孔、板边接口的位置和朝向正确。

5.5 常见错误

- 板框没闭合：Gerber 出来没有外形，板厂无法加工
- 板框用折线拟合圆角：锣边不平滑，且尺寸有误差
- 安装孔忘了设为非金属化：螺丝导通到 GND 造成意外短路
- 板边器件距板框太近：走线和焊盘距板边需 $\geq 0.2\text{ mm}$ ，V 割处 $\geq 0.4\text{ mm}$

6. 阶段六：布局

布局决定 70% 的成败。布局没定死，绝不进入布线。




图 4 CORE 底板布局分区示意

6.1 布局顺序

1. **结构约束件**：板边连接器、安装孔、指示灯、按键——位置由外壳决定，摆完立即 **Lock**
2. **主芯片**：核心板座、主控、FPGA，决定整板走线走向
3. **去耦电容**：紧贴对应芯片的电源引脚，越近越好
4. **电源模块**：稳压器、电感、大电容，注意大电流路径短而宽
5. **晶振与时钟源**：紧靠使用它的芯片，远离干扰源
6. **接口相关器件**：网口变压器、ESD 器件、共模电感，靠近对应接口
7. **其余小器件**：上下拉电阻、滤波电容等，随后填空

6.2 三条布局原则

就近原则：有电气关联的器件放在一起。去耦电容到电源引脚的环路面积必须最小。

分区原则：模拟区、数字区、电源区、射频区物理分开。本项目的 SMA 射频前端应与数字部分明确分区。

信号流向原则：按信号从输入到输出的顺序排列器件，避免信号来回穿越板面。

6.3 常用操作

操作	快捷键
移动 / Move	M
单独移动（不带走线） / Move Individually	Ctrl+M
逆时针旋转 / Rotate	R
顺时针旋转	Shift+R
翻转到另一面 / Flip	F
属性 / Properties	E
缩放 to 适合屏幕	Home

摆好位置的器件及时**锁定**，避免后续误拖动。

6.4 常见错误

- 去耦电容摆得离芯片很远，中间还隔着过孔——等于没有去耦
- 射频区和数字区混在一起，射频底噪被数字开关噪声淹没
- 晶振旁边走高速线或放开关电源，时钟被干扰
- 只看平面不看 3D，元件高度冲突或连接器朝向反了
- 布局没锁定，布线过程中不小心拖动了器件

6.5 完成判据

所有器件摆放到位并锁定；3D 视图确认无干涉；分区清晰；去耦电容全部贴紧电源引脚。

7. 阶段七：布线

7.1 布线优先级

越敏感、越难改的越先走。不要按原理图顺序或从左到右布。




图 5 布线优先级阶梯

关键在于：优先级 3、4 类信号一旦被普通信号挤占空间就再也走不出干净路径，而 LED、按键这类线无论多晚布都能绕过去。

7.2 布线操作

操作	中文 / English	快捷键
单端布线	布线(单端) / Route Single Track	X
差分对布线	布线(差分) / Route Differential Pair	6
放置过孔	Add Via	V
切换拐角朝向	Switch Posture	/
45° 圆弧拐角	—	Ctrl+Shift+W
90° 圆弧拐角	—	Alt+W

操作	中文 / English	快捷键
循环切换拐角模式	—	Ctrl+ /
撤销上一段	—	Backspace
45° 拖动	—	D
自由角度拖动	—	G
切换上一层/下一层	—	+ / -
高亮网络	高亮网络 / Highlight Net	、 ``
清除高亮	—	~
走线显示模式（实心/线框）	—	K

7.3 布线要点

- **参考平面完整性优先于走线美观。** 高速线下方的 GND 平面不能有割缝。
- **换层要谨慎。** 信号换层意味着回流路径也要换层，必须在换层过孔附近放 GND 缝合过孔。
- **差分对严格对称，对内 skew 尽量小。**
- **90° 直角拐弯避免，** 用 45° 或圆弧。
- **差分对上尽量不串联元件。** 若必须串（如调试跳线），两个元件必须并排、同朝向、同 X 坐标，且焊盘下方参考平面挖空。

7.4 等长调整

全部走线完成后再做，中途改线会毁掉蛇形线。

操作	快捷键
单端走线等长 / Tune Single Track	7
差分对等长 / Tune Differential Pair	8
差分对 skew / Tune Diff Pair Skew	9
蛇形线间距增大/减小	1 / 2
蛇形线幅度增大/减小	3 / 4


对内等长优先于对间等长。对内 skew 一般控制在 5 mil 以内。

7.5 常见错误

- 先布简单的信号，把好路径占光，关键信号只能绕远
- 高速线跨越平面割缝，DRC 不会报错但阻抗和 EMC 全毁
- 差分对中途分开绕行，耦合中断
- 换层过孔附近没有 GND 回流过孔
- 等长做完又改布线，蛇形线全部作废

8. 阶段八：铺铜与回流

8.1 为什么参考平面不能割断



高频回流电流总是走信号线正下方的最短路径。参考平面上任何割缝都会迫使回流绕行，同时破坏阻抗连续性并显著增加辐射。这是 In1.Cu 不允许走线的根本原因。

图 6 参考平面完整与被切断时的回流路径对比

高频回流电流总是沿信号线正下方的最短路径返回。平面上的任何割缝都会迫使回流绕行，同时造成阻抗突变、辐射增加和串扰。这是 In1.Cu 上不允许走任何信号线的根本原因。

8.2 内层平面

选中内层，用 **■(P) / Place** → 填充区域 (**Ctrl+Shift+Z**) 沿板框画一圈：

- **GND 层保持完整，不做任何分割**
- 电源层按供电域划分区域，各区域间留足间距

8.3 顶底层铺铜

顶底层大面积铺 GND 铜有助于散热和屏蔽。注意：

- 铺铜网络设为 GND
- 多个铺铜区重叠时，**Priority level** 高的先填充并挖掉低优先级的——优先级设错会导致铜皮互相吞掉
- 网口变压器隔离带、天线区域用规则域挖空

8.4 缝合过孔

在板边、大面积铜皮、高速信号换层处布置 GND

缝合过孔，把各层地平面连成一体。间距一般取最高频率波长的 1/20 以下。

8.5 填充与更新

操作	中文 / English	快捷键
填充所有铺铜区	填充所有填充区 / Fill All Zones	B
取消填充所有铺铜区	取消填充所有填充区 / Unfill All Zones	Ctrl+B
画铺铜区	Add Filled Zone	Ctrl+Shift+Z
铺铜挖空	Zone Cutout	Shift+C

每次改动走线后都要按 **B** 重新填充，否则铺铜显示的是旧状态。

8.6 焊盘连接方式

Zone Properties 里的 **Pad connection** 决定焊盘与铜皮的连接：

- **■(P) / Thermal relief**：默认，便于手工焊接

-  / Solid: 导热导电最好, 但手焊困难, 适合大电流和散热焊盘

8.7 常见错误

- 在 GND 平面层上走信号线, 把平面切得七零八落
- 铺铜优先级设错, 电源铜皮被 GND 铜皮吞掉
- 改完线忘记按 B 重新填充, 看到的是旧铺铜
- 孤岛铜皮没清理, 形成天线
- 大电流焊盘用了花焊盘, 散热和载流不足

9. 阶段九：检查

9.1 设计规则检查

 (I) / Inspect →  / Design Rules Checker

运行前务必勾选 Refill all zones before DRC (DRC 前重新填充所有铺铜), 否则检查的是旧的铺铜状态。

必须清零的项目:

- Violations: 间距、线宽、过孔等规则违规
- Unconnected Items: 未连接的网络——**这一项必须为 0**
-  / Schematic Parity: PCB 与原理图不一致
- Footprint Warnings: 封装本身的问题

9.2 目视检查清单

DRC 通过不代表设计正确。以下问题 DRC 一律查不出来, 必须人工检查:

- 高速线下方的参考平面是否被割断
- 差分对是否全程保持等距
- 去耦电容是否真的靠近了电源引脚
- 大电流路径是否足够宽
- 晶振周围是否有干扰源
- 丝印是否被焊盘覆盖、位号是否可读
- 板边器件是否距板框足够远
- 极性器件的丝印标记是否正确
- 测试点是否预留且可探针接触

9.3 3D 检视

Alt+3 打开 3D  / 3D Viewer, 检查元件干涉、连接器朝向、高度限制、板边对齐。

常用视角: Z 顶视、Shift+Z 底视、Y 前视、X 右视、Home 复位。

9.4 电路板统计报告

 (I) / Inspect →  / Board Statistics

核对元件总数、过孔数、板子面积, 与预期比对, 能发现意外遗漏。

10. 阶段十：制造输出

■(F) / File → ■■■■ / Fabrication Outputs

10.1 需要输出的文件

文件	菜单项	用途
Gerber	■■... / Plot...	各层图形数据
钻孔文件	■■■■■■... / Generate Drill Files...	孔位与孔径
位置文件	Generate Position File...	SMT 贴片坐标
BOM	原理图端 ■■■■■■... / Generate Bill of Materials...	采购与贴片

10.2 Gerber 输出要点

绘制对话框中需要勾选的层，至少包括：

- 所有铜层 (F.Cu、In1.Cu、In2.Cu、B.Cu)
- 阻焊层 F.Mask、B.Mask
- 丝印层 F.Silkscreen、B.Silkscreen
- 锡膏层 F.Paste、B.Paste (需要钢网时)
- 板框 Edge.Cuts

格式选 **Gerber X2** 或按板厂要求。多数国内板厂接受 RS-274X。

10.3 送厂前自查

- 用 KiCad 自带的 **Gerber 查看器 (GerbView)** 打开输出的文件，逐层确认无误
- 确认钻孔文件的单位和格式与板厂要求一致
- 打包时把叠层要求、阻抗要求写进说明文件一并提交
- 阻抗控制板需在下单时明确标注 (通常是收费项)

10.4 常见错误

- **没用 GerbView 检查就直接下单**：漏层、丝印错位等问题到板子回来才发现
- **忘了勾选 Edge.Cuts**：板厂拿不到外形
- **阻抗要求只写在心里**：板厂按普通板生产，阻抗不受控
- **位置文件的原点与板厂要求不一致**：贴片坐标全错

11. 常用快捷键速查

分类	操作	快捷键
编辑	移动 / 单独移动	M / Ctrl+M
编辑	旋转 (逆/顺时针)	R / Shift+R
编辑	翻转到另一面	F
编辑	属性	E

分类	操作	快捷键
视图	缩放到适合屏幕	Home
视图	切换上/下一层	+ / -
视图	3D 查看器	Alt+3
视图	走线显示模式	K
布线	单端 / 差分	X / 6
布线	放置过孔	V
布线	拐角朝向 / 循环拐角模式	// Ctrl+ /
布线	45° 圆弧 / 90° 圆弧	Ctrl+Shift+W / Alt+W
布线	撤销上一段	Backspace
布线	45° 拖动 / 自由角度拖动	D / G
等长	单端 / 差分 / 差分 skew	7 / 8 / 9
铺铜	画铺铜区 / 挖空	Ctrl+Shift+Z / Shift+C
铺铜	填充全部 / 取消填充全部	B / Ctrl+B
网络	高亮 / 清除高亮	`、` / ~、`

12. 本项目执行清单

CORE 底板：四层、1.6 mm、外层 1oz、内层 0.5oz、73 个元件。

主要接口：8 路 SMA 射频输入、ZYNQ7010&7020_CB 核心板座、HR911131A 网口、USB-C、两路差分时钟（312.5 MHz / 350 MHz）。

检查项	状态
叠层参数按板厂实际值填写	待确认
In1.Cu 设为完整 GND 平面	待完成
阻抗线宽计算并填入网络类	待完成
8 路 SMA 射频通道优先布线，50Ω 控制	待完成
差分时钟短、直、下方 GND 完整	待完成
网口变压器隔离带铺铜挖空	待完成
USB-C D+/D- 按 90Ω 差分布线	待完成
射频区与数字区物理分区	待完成
DRC 未连接项清零	待完成
Gerber 用 GerbView 逐层核对	待完成

关键提醒：所有阻抗控制线走 F.Cu，以 In1.Cu 完整地平面为参考。In1.Cu 上不允许有任何分割或走线，否则参考平面不连续，阻抗设计全部失效。

相关文档

- 《KiCad 传输线计算器使用说明》——50Ω 单端与 100Ω 差分线宽的具体算法
- 《KiCad 差分对走线阻抗设计说明》——差分阻抗概念与常见误区
- 《XC7Z020 PL 侧时钟引脚说明》——时钟引脚选型与核实方法