


ZYNQ 核心板

硬件手册 V1.0

ATK-CF7010/7020S\ATK-CF7010/7020B





正点原子公司名称: 广州市星翼电子科技有限公司

公司电话: 020 - 38271790

公司网址: www.alientek.com

在线教学平台: www.yuanzige.com

开源电子网: www.openedv.com/forum.php

天猫旗舰店: <https://zhengdianyuanzi.tmall.com>

正点原子 B 站: <https://space.bilibili.com/394620890>

扫码关注正点原子公众号, 获取更多嵌入式学习资料

扫码正点原子 FPGA 公众号, 获取更多 FPGA 学习资料

扫码关注 B 站正点原子官方, 所有视频均可免费在线观看

扫码关注抖音正点原子, 技术与娱乐结合体验双倍快乐



扫码关注正点原子公众号



扫码关注正点原子FPGA公众号



扫码关注正点原子B站



扫码关注正点原子抖音账号

文档更新说明

版本	版本更新说明	负责人	校审	发布日期
V1.0	初稿	正点原子 FPGA 团队	正点原子 FPGA 团队	2025.6.3


目录

第一章 核心板硬件详解.....	5
1.1 ZYNQ 芯片	5
1.2 核心板资源.....	6
1.3 DDR3 SDRAM.....	7
1.4 QSPI Flash	8
1.5 eMMC Flash	9
1.6 PS 端网口芯片	9
1.7 时钟配置.....	10
1.8 LED 灯.....	11
1.9 USB3320 芯片（邮票孔）	12
1.10 机械尺寸.....	14
1.10.1 BTB 核心板机械尺寸	14
1.10.2 邮票孔核心板机械尺寸	15
第二章 底板设计注意事项.....	16
2.1 最小系统设计.....	16
2.1.1 BTB 核心板电源设计说明（未写）	16
2.1.2 邮票孔核心板电源设计说明（未写）	17
2.1.3 系统启动配置.....	18
2.1.4 系统复位信号.....	19
2.2 其它设计注意事项.....	20
2.2.1 保留 Micro SD 卡接口	20
2.2.2 保留 UART&JTAG 接口	21
第三章 底板设计后样板的一些问题及调试思路.....	24
3.1 核心板启动不了（未写）	24
3.2 外设接口的一些问题（未写）	24
第四章 特殊需求.....	26
4.1 底板有对静电、信号隔离之类的要求请自行增加对应的处理避免损坏核心板	26
4.2 自行设计供电电路需要注意的几个要求（未写）	26

第一章 核心板硬件详解

1.1 ZYNQ 芯片

核心板使用的是 Xilinx 公司的 Zynq7000 系列的芯片, 核心板有两种型号可选, 主控 ZYNQ 芯片型号分别为 XC7Z010CLG400 与 XC7Z020CLG400。芯片的 PS 系统集成了两个 ARM Cortex-A9 处理器, 以及一些内部存储器, 外部存储器接口和外设。这些外设主要包括 USB 总线接口, 以太网接口, SD/SDIO 接口, GPIO, UART 接口, CAN 总线接口, I2C 总线接口, SPI 接口等。PS 可以独立运行并可在上电或复位下启动。ZYNQ7000 芯片的总体框图如下图所示:



DS190_01_070218

图 1.1.1 ZYNQ7000 芯片的总体框图

其中 PS 系统部分的主要参数如下:

(1) ARM 双核 CortexA9 的应用处理器, 基于指令集 ARMv7 的 A 系列处理器架构, ZYNQ-7010 核心板双核 CortexA9 处理器最大频率为 666MHz, ZYNQ-7020 核心板双核 CortexA9 处理器最大频率为 766MHz。

(2) 每个 CPU 配备 32KB L1 级指令缓存与 32KB L1 级数据缓存, 2 个 CPU 共享 512KB L2 级缓存

(3) 外部存储接口, 支持 16/32bit DDR2、DDR3 接口

(4) 两个 10/100/1000 三模式以太网 MAC 外围设备, 支持 IEEE Std 802.3 和 IEEE Std 1588 修订版 2.0

(5) 两个 USB2.0 OTG 接口, 每个最多支持 12 节点

- (6) 两个 CAN2.0B 总线接口
- (7) 两个 SD 卡、SDIO、MMC 兼容控制器
- (8) 2 个 SPI, 2 个 UART, 2 个 I2C 接口
- (9) 54 个多功能配置的 IO, 可以软件配置成普通 IO 或者外设控制接口
- (10) PS 内和 PS 到 PL 的高带宽连接

其中 PL 逻辑部分的主要参数如下:

表 1.1.1 ZYNQ 核心板 7010 与 7020 的 PL 逻辑资源总结对比

FPGA 型号	XC7Z010CLG400	XC7Z020CLG400
逻辑单元数量 (Logic Cells)	28K	85K
触发器数量 (Flip-Flops)	35K	106K
查找表 (LUT)	17,600	53,200
乘法器数量 (DSP)	80	220
BLOCK RAM	2.1Mbit	4.9Mbit

1.2 核心板资源

ZYNQ 核心板板载 CPU、DDR3、QSPI FLASH、EMMC、以太网、晶振、电源、LED、USB (邮票孔独有) 等硬件资源, 并通过板对板连接器/邮票孔连接方式引出 IO, 下图为 BTB 与邮票孔 ZYNQ 核心板上资源的详细介绍:




图 1.2.1 BTB ZYNQ-7020 核心板




图 1.2.2 邮票孔 ZYNQ-7020 核心板

1.3 DDR3 SDRAM

ZYNQ 核心板板载 2 片 DDR3 SDRAM, BTB 版本 ZYNQ 核心板 7020 的 DDR3 型号为 NT5CC256M16, 每片 4Gbit, 总容量为 8Gbit (1GB); 7010 的 DDR3 型号为 NT5CC128M16, 每片 2Gbit, 总容量为 4Gbit (512MB)。邮票孔版本 ZYNQ 核心板 7020 与 7010 的 DDR3 型号均为 NT5CC256M16, 每片 4Gbit, 总容量为 8Gbit (1GB)。两片 DDR 都挂载在 PS 端, 两片 DDR 组成 32bit 的总线宽度。PS 端的 DDR3 SDRAM 的最高运行速度可达 533MHz(数据速率 1066Mbps), 两片 DDR 存储系统直接连接到了 ZYNQ 处理系统 (PS) 的 BANK502 的存储器接口上。

DDR 的硬件设计需要严格考虑信号完整性, 我们在电路设计和 PCB 设计的时候已经充分考虑了匹配电阻/终端电阻, 走线阻抗控制, 走线等长控制, 保证 DDR3 的高速稳定的工作。PS 端的 DDR 的硬件连接方式如下图所示:




图 1.3.1 PS 端的 DDR 的硬件连接

1.4 QSPI Flash

核心板板载 1 片 Quad-SPI FLASH 芯片, 容量大小为 32MB, FLASH 型号为 W25Q256FV, 工作电压标准是 3.3V CMOS。因为 QSPI FLASH 的非易失特性, 所以我们可以将它作为系统的启动设备来存储系统的启动镜像。这些镜像主要包括 FPGA 的 bit 文件、ARM 的应用程序代码以及其它的用户数据文件。

QSPI FLASH 连接到 ZYNQ 芯片的 PS 部分 BANK500 的 GPIO 口上, 在系统设计中需要配置这些 PS 端的 GPIO 口功能为 QSPI FLASH 接口。QSPI Flash 的硬件连接如下图所示。




图 1.4.1 PS 端的 QSPI FLASH 的硬件连接

1.5 eMMC Flash

核心板板载一片大容量的 8GB 大小的 eMMC FLASH 芯片, 型号为 KLM8G1GETF。eMMC FLASH 和 ZYNQ 连接的数据宽度为 4bit。由于 eMMC FLASH 的大容量和非易失特性, 在 ZYNQ 系统使用中, 它可以作为系统大容量的存储设备, 比如存储 ARM 的应用程序、系统文件以及其它的用户数据文件。

eMMC FLASH 连接到 ZYNQ 芯片的 PS 部分 BANK501 的 GPIO 口上, 在系统设计中需要配置这些 PS 端 GPIO 口功能为 SD 接口。eMMC 的硬件连接如下图所示:




图 1.5.1 PS 端的 eMMC 的硬件连接

1.6 PS 端网口芯片

核心板板载一颗 PS 端千兆以太网 PHY (物理) 芯片, 实现了 10/100/1000M 以太网物理层功能。该 PHY 芯片的引脚连接到了底板上的 RJ45 接口上, 能够满足高带宽通信的需求。网口芯片连接到了 PS 端的 BANK501 上面。




图 1.6.1 PS 端的以太网的硬件连接

芯片支持 10/100/1000Mbps 网络传输速率, 通过 RGMII 接口跟 ZYNQ PS 系统的 MAC 层进行数据通信, 并支持通过 MDIO 总线进行 PHY 寄存器的管理。除此之外, 网口上电会检测一些特定 IO 引脚的电平状态, 从而确定自己的工作模式, 用于配置芯片的工作状态。网口芯片支持 10/100/1000Mbps 网络传输速率, 由通信双方所能达到的最高通信速率决定。当以太网 PHY 芯片通信速率为 1000Mbps 时, 以太网接口时钟频率为 125Mhz, 数据在时钟的上升沿和下降沿被采样; 当以太网 PHY 芯片通信速率为 100Mbps 时, 以太网接口时钟频率为 25Mhz, 数据在时钟的上升沿被采样; 当以太网 PHY 芯片通信速率为 10Mbps 时, 以太网接口时钟频率为 2.5Mhz, 数据在时钟的上升沿被采样。

1.7 时钟配置

核心板上分别为 PS 系统, PL 逻辑部分提供了参考时钟, 使 PS 系统和 PL 逻辑可以单独工作。时钟电路设计的示意图如下图所示:




图 1.7.1 核心板时钟源

ZYNQ 芯片通过核心板上的 X2 晶振为 PS 部分提供 33.333333MHz 的时钟输入。时钟的输入连接到 ZYNQ 芯片的 BANK500 的 PS_CLK_500 的管脚上。其原理图如下图所示:




图 1.7.2 PS 部分时钟输入源

ZYNQ 芯片通过核心板上的 X1 晶振作为 PL 系统时钟源。晶振输出连接到 FPGA BANK34 的全局时钟(MRCC), 这个全局时钟可以用来驱动 FPGA 用户逻辑电路。该时钟源的原理图如下图所示:




图 1.7.3 PL 系统时钟源

1.8 LED 灯

ZYNQ 核心板板载四个 LED 灯, 其中两个是功能 LED 灯, 灯亮为红色, PS 端一个, PL 端一个。另外两个 LED 灯, 一个是电源指示灯, 核心板正常上电该灯亮蓝色, 一个是 PL 配置完

成指示灯, 当 FPGA 程序配置完成后, 该灯会亮绿色。这个四个灯在核心板上的原理图如下图所示:




图 1.8.1 ZYNQ 核心板板载四个 LED 灯

上图除了电源指示灯 (POWER LED) 是核心板上电点亮, 其余三个灯都是由 FPGA 控制的, 核心板板载的 LED 灯硬件连接示意图如下图所示:




图 1.8.2 ZYNQ 核心板板载四个 LED 灯硬件连接图

1.9 USB3320 芯片 (邮票孔)

邮票孔核心板板载了 1 个连接 PS 端的 USB2.0 收发器芯片, USB2.0 收发器采用的是一个 1.8V 的, 高速且支持 ULPI 标准接口的 USB3320C 芯片。USB2.0 PHY 芯片 USB3320C 工作在 1.8V 电压下, 与 ZYNQ PS BANK 501 的 MIO 之间通过 ULPI 标准高速接口来进行通信。USB3320 与 ZYNQ 之间的连接框图如下图所示:




图 1.9.1 USB 连接框图

1.10.2 邮票孔核心板机械尺寸




图 1.10.2 邮票孔核心板机械尺寸图

第二章 底板设计注意事项

2.1 最小系统设计

基于 ATK-CF7010/7020S 邮票孔核心板或 ATK-CF7010/7020B BTB 核心板进行底板设计时, 请务必满足最小系统设计要求, 具体如下。

2.1.1 BTB 核心板电源设计说明

ZYNQ 芯片上各个电压的上电需要满足一定的上电顺序, 而 BTB 核心板上 ZYNQ 芯片的供电皆由核心板产生, 我们在设计 BTB 核心板时已经考虑过芯片上电顺序的问题, 因此大家基于 BTB 核心板设计底板时无需再考虑如何满足 ZYNQ 芯片上电顺序的问题, 这将大大降低底板的电源设计难度。

当然在一些特殊场景下可能会要求底板的外设供电晚于核心板, 因此我们在核心板上用最后一个完成上电的电源做了一个 PG 信号 (PW_GOOD), 当该信号拉高时即说明核心板上的所有电源全部完成了上电, 且该信号是个 3.3V 的电平, 足以作为绝大多数电源芯片使能信号, 大家只需将该信号作为底板上第一级电源芯片的使能信号, 即可让底板上的外设上电晚于核心板。值得一提的是由于启明星和领航者的底板并不需要使用 PG 信号, 因此 BTB 核心板上的 PG 信号并未直接连到连接器上, 当需要使用该信号时, 大家一定要记得在 R217 上焊接一个 0 欧姆的电阻, 这样 PW_GOOD 才能连接到连接器上。R217 位于 BTB 核心板背面, 其位置如下图所示:




图 2.1.1 R217 电阻所在位置

接上 R217 电阻后, PW_GOOD 信号将会连接到 X4 连接器的 92 号引脚上, 如下图所示:




图 2.1.2 PW_GOOD 信号所在的连接器位置

需要特别说明的是, 由于 BTB 核心板需要底板供电 5V 后才能正常工作, 因此 PW_GOOD 信号不能作为 5V 电源的使能信号, 否则将会导致整个板子都无法上电。如果底板上 5V 外设, 且也要求上电晚于核心板的话, 建议使用两个输出 5V 的电源芯片, 一个仅用于给核心板供电, 另一个则用于给底板的 5V 外设供电。

2.1.2 邮票孔核心板电源设计说明

邮票孔核心板也同样需要满足 ZYNQ 芯片的上电顺序要求, 而由核心板供电的电源皆以满足上电要求, 但是与 BTB 核心板不同的是邮票孔核心板没有给 BANK34 和 BANK35 供电, 而是将这两个 BANK 的供电引到了邮票孔引脚上, 这么做的好处是 BANK 电源支持可调, 大家在设计底板时就可以按照外设的电平需求来给这两个 BANK 分别供电, 例如底板设计时有些外

设需要 LVDS 电平, 有些外设只需要 COMS33 电平, 那这时候就可以给 BANK34 和 BANK35 中的一个 BANK 供 2.5V 的电源来实现 LVDS 电平, 另一个 BANK 则提供 3.3V 的电源来实现 COMS33 电平。

当然 BANK34 和 BANK35 的供电也需要满足 ZYNQ 芯片的上电顺序要求, 不过作为 ZYNQ 芯片上电顺序中的最后一级, 这两个 BANK 的供电只需要晚于邮票孔核心板即可, 为此我们在邮票孔核心板上 PG 信号 (PW_GOOD), 当该信号拉高时即说明核心板上的所有电源全部完成了上电, 且该信号是个 3.3V 的电平, 足以作为绝大多数电源芯片使能信号, 大家只需将该信号作为底板上给 BANK34 和 BANK35 供电的电源芯片的使能信号, 即可让 BANK34 和 BANK35 满足 ZYNQ 芯片的上电顺序要求。邮票孔核心板上 PG 信号 (PW_GOOD) 位于邮票孔的第 142 脚, 其位置如下图所示:




图 2.1.3 PW_GOOD 信号所在的邮票孔位置

需要特别说明的是, 由于邮票孔核心板需要底板供电 3.3V 后才能正常工作, 因此 PW_GOOD 信号不能作为 3.3V 电源的使能信号, 否则将会导致整个板子都无法上电。如果底板上要对 BANK34 和 BANK35 提供 3.3V 的电源, 建议使用两个输出 3.3V 的电源芯片, 一个仅用于给核心板供电, 另一个则用于给 BANK34 和 BANK35 供电。

2.1.3 系统启动配置

ZYNQ 支持 4 种启动模式, 分别是 JTAG、NAND、QSPI FLASH 和 SD Card。测试底板通过 MIO4 和 MIO5 两个引脚进行控制, 此外在测试板上 MIO4 与 QSPI_D2、MIO5 与 QSPI_D3 复用。

Table 6-4: Boot Mode MIO Strapping Pins

Pin-signal / Mode	MIO[8]	MIO[7]	MIO[6]	MIO[5]	MIO[4]	MIO[3]	MIO[2]
	VMODE[1]	VMODE[0]	BOOT_MODE[4]	BOOT_MODE[0]	BOOT_MODE[2]	BOOT_MODE[1]	BOOT_MODE[3]
Boot Devices							
JTAG Boot Mode; cascaded is most common ⁽¹⁾				0	0	0	JTAG Chain Routing ⁽²⁾ 0: Cascade mode 1: Independent mode
NOR Boot ⁽³⁾				0	0	1	
NAND				0	1	0	
Quad-SPI ⁽³⁾				1	0	0	
SD Card				1	1	0	
Mode for all 3 PLLs							
PLL Enabled			0	Hardware waits for PLL to lock, then executes BootROM.			
PLL Bypassed			1	Allows for a wide PS_CLK frequency range.			
MIO Bank Voltage ⁽⁴⁾							
	Bank 1	Bank 0	Voltage Bank 0 includes MIO pins 0 thru 15.				
2.5 V, 3.3 V	0	0	Voltage Bank 1 includes MIO pins 16 thru 53.				
1.8 V	1	1					

Notes:

1. JTAG cascaded mode is most common and is the assumed mode in all the references to JTAG mode except where noted.
2. For secure mode, JTAG is not enabled and MIO[2] is ignored.
3. The Quad-SPI and NOR boot modes support execute-in-place (this support is always non-secure)
4. Voltage Banks 0 and 1 must be set to the same value when an interface spans across these voltage banks. Examples include NOR, 16-bit NAND, and a wide TPIU test port. Other interface configuration may also span the two banks.

图 2.1.4 引脚复用

PS 的模式选择开关 1 (BOOT_MODE0) 由 MIO4 (和 QSPI_D2 引脚复用) 引脚控制, PS 的模式选择开关 2 (BOOT_MODE1) 由 MIO5 (和 QSPI_D3 引脚复用) 引脚控制, 底板上的两个拨码开关用于设置 ZYNQ 的 BOOT 模式:

当拨开开关 1 设置为“ON”、拨开开关 2 设置为“ON”时, ZYNQ PS 端在上电后的启动源被设置为 JTAG;

当拨开开关 1 设置为“OFF”、拨开开关 2 设置为“ON”时, ZYNQ PS 端在上电后的启动源被设置为 NAND FLASH。

当拨开开关 1 设置为“ON”、拨开开关 2 设置为“OFF”时, ZYNQ PS 端在上电后的启动源被设置为 QSPI FLASH;

当拨开开关 1 设置为“OFF”、拨开开关 2 设置为“OFF”时, ZYNQ PS 端在上电后的启动源被设置为 SD Card。

2.1.4 系统复位信号

PS_POR_B_500 为 PS 端 Power On Reset 输入引脚, 该复位信号不但复位所有寄存器, 还将复位所有调试环境。邮票孔测试底板上有一个复位电路, 使用的复位芯片型号为 HX811T, 该复位芯片具有消抖功能, 若使用邮票孔核心板用户需在底板自行添加该复位按键。BTB 核心板复位输入信号连接到核心板的复位按键, 复位输出连接到 ZYNQ 芯片 PS 复位管脚上, 用户可以使用这个核心板板载的按键来复位 ZYNQ 系统。BTB 核心板复位连接的示意图如下图所示:




图 2.1.5 复位按键

26.2.1 Power-on Reset (PS_POR_B)

The PS supports external power-on reset signals. The power-on reset is the master reset of the entire chip. This signal resets every register in the device capable of being reset. While PS_POR_B is held Low, all PS I/Os are held in 3-state and a weak pull-up is enabled on most MIO pins. The pull-up for each MIO pin is independently controlled by the MIO_PIN_xx [PULLUP] bit. The reset value of bit 12 can be read in the SLCR register summary table.

The PS_POR_B reset pin is held Low until all PS power supplies are at their required voltage levels and PS_CLK is active. It can be asynchronously asserted and is internally synchronized and filtered. The

图 2.1.6 开机复位

2.2 其它设计注意事项

2.2.1 保留 Micro SD 卡接口

测试底板板载了一个 Micro SD (TF) 卡接口。Micro SD 卡一般用于存储 ZYNQ 芯片的 BOOT 程序, Linux 操作系统内核, 文件系统以及其它的用户数据文件。

下图是其与 ZYNQ 之间的连接框图:




图 2.2.1 Micro SD 连接框图

上图中的 SD_CD 信号用于 Micro Card 的热插拔检测，当插上 Micro Card 时，CD 信号会被拉低。SD_CD 信号连接到了 IO BANK500 上的 MIO 10，该 BANK IO 为 3.3V，因此该引脚的上拉电平为 3.3V。由于在领航者开发板中，ZYNQ PS 端连接到 Micro SD 的 IO 是位于 BANK501 上面，BANK501 的供电电压是 1.8V，而 Micro SD 的工作电压是 3.3V，所以要使用电平转换芯片 TXS02612RTWR 将 3.3V 的电平转换为 1.8V 的电平。

2.2.2 保留 UART&JTAG 接口

BTB 核心板

领航者底板板载了 USB 转 UART 接口，接口类型为 Type-C，PS 端与 PL 端通过一个跳帽共用这个 USB 转 UART 接口。而 USB 转 UART 接口，在 PS 端一般用于程序调日志显示功能，在 PL 端一般用于串口通信数据传输，其电路设计示意图如下图所示：




图 2.2.2 PS/PL 端 UART 连接框图

领航者底板板载一个 14 针标准 JTAG 调试口 (JTAG)，该 JTAG 口与核心板的 6-Pin JTAG 接口是硬件连通的，该接口可以直接和 Xilinx 下载器 (调试器) 连接，用于下载程序或者对程序进行在线调试。




图 2.2.3 JTAG 调试口连接框图

邮票孔核心板

邮票孔测试底板板载了 USB 转 UART 接口，接口类型为 Type-C，PS 端用这个 USB 转 UART 接口。USB 转 UART 接口，在 PS 端一般用于程序调日志显示功能，其电路设计示意图如下图所示：




图 2.2.4 PS UART 连接框图

邮票孔测试底板采用的是 10 脚的 JTAG 接法，使用 TCK、TDO、TDI、TMS 四个引脚来下载程序或者对程序进行在线调试。其连接框图如下图所示：




图 2.2.5 JTAG 调试口连接框图

第三章 底板设计后样板的一些问题及调试思路

3.1 核心板启动不了

3.1.1 BTB 核心板

- 1) 检查底板是否有向核心板提供 5V 电源, BTB 核心板需要底板提供 5V 电源后才能正常启动。底板没能向核心板提供 5V 电源的情况一般为供电脚连接错误, 例如在原理图设计阶段误将 5V 电源连接到了连接器的接地脚上, 此时就会导致连接底板后, 核心板上的 5V 对地短路, 从而无法正常启动。
- 2) 若在连接底板的情况下, 5V 电源没有对地短路, 则用万用表测量核心板上各个电源是否对地短路, 若测得 1V 电源对地短路 (需要注意 1V 电源本身对地阻抗就很低, 大概只有 3.6 左右的对地阻抗, 这个数值也会导致万用表鸣叫, 但这实际上这并不是对地短路, 如果测得阻抗为 0 才能说明 1V 电源对地短路), 则先拆除 U9 电源芯片再测量一次, 此时若 1V 电源依旧对地短路, 则可确认是 ZYNQ 芯片损坏, 此时需要更换 ZYNQ 芯片。其他电源则会给很多核心板上的板载外设供电, 若发生短路只能逐步排查或者寄回返修, 由我们来进行排查。
- 3) 若上电后测得 BTB 核心板上的 5V 电源有很大的压降 (例如 5V 电源实际测得只有 3 点几 V, 甚至更低), 即说明底板提供的 5V 电源的载流能力不足, 导致核心板无法正常启动。建议给 BTB 核心板提供 5V 的电源载流能力不低于 2A。

3.1.2 邮票孔核心板

- 1) 检查底板是否有向核心板提供 3.3V 电源, 邮票孔核心板需要底板提供 3.3V 电源后才能正常启动。底板没能向核心板提供 3.3V 电源的情况一般为供电脚连接错误, 例如在原理图设计阶段误将 3.3V 电源连接到了邮票孔的接地脚上, 此时就会导致连接底板后, 核心板上的 3.3V 对地短路, 从而无法正常启动。
- 2) 若在连接底板的情况下, 3.3V 电源没有对地短路, 则用万用表测量核心板上各个电源是否对地短路, 若测得 1V 电源对地短路 (需要注意 1V 电源本身对地阻抗就很低, 大概只有 3.6 左右的对地阻抗, 这个数值也会导致万用表鸣叫, 但这实际上这并不是对地短路, 如果测得阻抗为 0 才能说明 1V 电源对地短路), 则先拆除 U10 电源芯片再测量一次, 此时若 1V 电源依旧对地短路, 则可确认是 ZYNQ 芯片损坏, 此时需要更换 ZYNQ 芯片。其他电源则会给很多核心板上的板载外设供电, 若发生短路只能逐步排查或者寄回返修, 由我们来进行排查。
- 3) 若上电后测得 BTB 核心板上的 3.3V 电源有很大的压降 (例如 3.3V 电源实际测得只有 2 点几 V, 甚至更低), 即说明底板提供的 3.3V 电源的载流能力不足, 导致核心板无法正常启动。建议给邮票孔核心板提供 3.3V 的电源载流能力不低于 3A。

3.2 外设接口的一些问题

3.2.1 BTB 核心板

- 1) 网口识别异常或者识别正常但数据传输有问题: PHY 芯片到网口座子的距离不能太远, 条件允许的情况下请尽量将网口座子靠近网口信号所在的 BTB 连接器放置, 且四对网

口通信线之间要做到 20mil 以内的差分等长（一对差分信号的两根线之间要做到 2mil 以内的等长），避免走线过长和信号线未差分等长导致的通信质量下降。

- 2) TF 卡没有反应或者初始化失败：有一些 TF 卡座需要将外壳接地才能使 TF 卡正常工作。数据传输不顺可以检查供电和数据线走线是不是符合 SDIO 的走线标准。

3.2.2 邮票孔核心板

- 1) 网口识别异常或者识别正常但数据传输有问题：PHY 芯片到网口座子的距离不能太远，条件允许的情况下请尽量将网口座子靠近网口信号所在的 BTB 连接器放置，且四对网口通信线之间要做到 20mil 以内的差分等长（一对差分信号的两根线之间要做到 2mil 以内的等长），避免走线过长和信号线未等长导致的通信质量下降。
- 2) TF 卡没有反应或者初始化失败：有一些 TF 卡座需要将外壳接地才能使 TF 卡正常工作。数据传输不顺可以检查供电和数据线走线是不是符合 SDIO 的走线标准。

USB 设备接上一直提示有新设备接入或者没有反应。需要检查一下核心板的 USB_VBUS 供电是否正常，USB 接口处的供电是否正常（USB 设备需要从母口取电），USB 数据线走线是否符合走线标准。

第四章 特殊需求

4.1 底板有对静电、信号隔离之类的要求请自行增加对应的处理避免损坏核心板

4.2 自行设计供电电路需要注意的几个要求

4.2.1 BTB 核心板

- 1) BTB 核心板的供电输入电压是 5V, PL 端 IO 管脚的电平是 3.3V; PS 端 MIO0~15 之间的 IO 管脚的电平是 3.3V, MIO16~53 之间的 IO 管脚的电平是 1.8V。外接外设时请注意接口电平是否匹配。

4.2.2 邮票孔核心板

- 1) 邮票孔核心板的供电输入电压是 3.3V, PL 端 IO 管脚的电平是支持调整的, 大家可以根据底板所需的接口电平给对应的 BANK 提供相同电平的电源; PS 端 MIO0~15 之间的 IO 管脚的电平是 3.3V, MIO16~53 之间的 IO 管脚的电平是 1.8V。外接外设时请注意接口电平是否匹配。
- 2) 邮票孔核心板的 BANK34 和 BANK35 的供电需要由底板提供, 且 ZYNQ 芯片对上电顺序有一点的要求, 因此为了满足 ZYNQ 芯片的上电顺序要求, 给 BANK34 和 BANK35 的供电电源芯片一定要由核心板产生的 PG 信号 (PW_GOOD) 作为使能, 如底板使用的电源芯片没有使能信号, 则可以参考邮票孔核心板上的模拟开关电路来对 BANK34 和 BANK35 进行供电。模拟开关参考电路原理图如下所示:




图 4.2.1 模拟开关参考原理图

- 3) 邮票孔核心板 PL 端的系统时钟晶振 (X1, 工作电压支持 1.8~3.3V) 输出的时钟信号被接到的 BANK34 上, 而 BANK34 的供电电压是由底板决定的, 所以如果大家在设计时给 BANK34 提供的是 1.8~3.3V 之间的电源则无需更换时钟晶振 (X1), 如果低于 1.8V 则需要自行寻找工作电压支持该电平, 且外围电路和封装与 X1 兼容的晶振来替换。X1 晶振为 3225 封装的 4pin 单端有源晶振, 其外围电路原理图如下所示:




图 4.2.2 X1 晶振外围电路原理图