


KiCad 原理图设计流程

CORE 项目 · 硬件设计文档 | KiCad 10.0.4 简体中文界面 | 中英术语对照

本文按实际执行顺序，梳理 KiCad 原理图（Eeschema）从新建工程到输出网表的完整流程。

环境：KiCad 10.0.4，简体中文界面。界面项以「中文 / English」成对给出；标注 [■■■] 的表示该处界面显示的就是英文原文（官方中文翻译未覆盖）。快捷键取自本机实际配置。

0. 流程总览



阶段六、七出错会直接导致板子报废或返工，是全流程的两个卡点

图 1 原理图设计八阶段

原理图的产出物只有一个：一份准确描述电气连接、且每个元件都对应到可采购实物的网表。所有工作都服务于这个目标。

其中阶段六（分配封装）和阶段七（ERC）是两个卡点：

- 封装错了，板子回来元件焊不上，直接报废
- ERC 没查干净，漏连、短路会一路带到 PCB，等调试时才发现

1. 阶段一：工程与图纸准备

1.1 新建工程

用 KiCad 项目管理器新建工程，会同时生成 `.kicad_pro`、`.kicad_sch`、`.kicad_pcb`。

不要单独打开 `.kicad_sch` 文件工作——脱离工程时，库路径、网络类等工程级设置不会生效。

1.2 页面设置

■■■(F) / File → ■■■■... / Page Settings...

- 选择图幅（A4 / A3）。电路复杂时优先用层次化拆分成多张 A4，而不是硬塞进一张 A3
- 填写标题栏：图纸标题、版本号、日期、作者、公司

标题栏是后续版本管理的依据，每次改动改版本号，比事后翻 git log 直观。

1.3 原理图配置

■(F) / File → ■■■■■... / Schematic Setup...

重点是两项：

- **格式化**：字号、线宽、字段可见性的全局默认值
- **电气规则**：ERC 各类违规的严重级别（错误 / 警告 / 忽略）

1.4 栅格

原理图**必须在栅格上绘制**。KiCad 默认符号引脚间距是 2.54 mm（100 mil），连线时栅格也应保持 2.54 mm 或 1.27 mm。

栅格不对齐是新手最常见的隐性错误：**看上去线连到引脚上了，实际差几个像素，电气上没连接**。放大后能看到引脚末端的小方块没有变成连接点。

1.5 常见错误

- 用极小的栅格画线，导致连线与引脚"看起来连上了"但实际没连
- 一张图纸塞下整个系统，后期无法阅读也无法维护
- 标题栏留空，多版本迭代后分不清哪张是最新的

2. 阶段二：符号库准备

2.1 管理符号库

■■■■ / Preferences → ■■■■■... / Manage Symbol Libraries...

分全局库和工程库两级。**工程专用的自建符号应放工程库**，跟着工程走，换电脑不会丢。

2.2 什么时候需要自建符号

标准库覆盖不了的情况：

- 特定型号的芯片（本项目的 ZYNQ7010&7020_CB 核心板座）
- 非标连接器
- 需要按功能拆分成多个单元（Unit）的复杂器件

2.3 符号编辑器

■(T) / Tools → ■■■■■ / Symbol Editor

画符号时的要点：

- 引脚必须放在 2.54 mm 栅格上，否则原理图里连不上线
- **引脚电气类型必须设对**，它直接决定 ERC 的判断
- 多单元器件（如四运放）拆成 Unit A/B/C/D，电源引脚单独放一个 Unit
- 引脚名和引脚号要与数据手册严格一致

2.4 引脚电气类型

中文 / English	用于
输入 / Input	只接收信号的引脚
输出 / Output	驱动信号的引脚

中文 / English	用于
双向 / Bidirectional	数据总线、GPIO
三态 / Tri-state	可高阻的输出
无源 / Passive	电阻、电容、连接器引脚
电源输入 / Power input	芯片的 VCC、GND 引脚
电源输出 / Power output	稳压器输出、电源符号
集电极开路 / Open collector	OC 门、I ² C
发射极开路 / Open emitter	OE 门
未指定 / Unspecified	不参与 ERC 判断

把不确定的引脚设成"无源"是常见的偷懒做法，代价是 ERC 失去检查能力。宁可花时间设对。

2.5 常见错误

- 引脚不在栅格上，原理图里怎么都连不上
- 引脚号与数据手册对不上，PCB 焊盘全错
- 芯片的 VCC 设成"电源输出"，导致 ERC 漏报电源冲突

3. 阶段三：绘制电路

3.1 六种建立连接的方式

导线 / Wire 直接画线相连	W 同一图纸内看得见的物理连接	
结点 / Junction 交叉处的实心圆点	J 无圆点的交叉线不相连	
网络标签 / Label 同名 = 相连	L 仅在本张图纸内生效	
全局标签 / Global Label 同名 = 相连	Ctrl+L 跨所有图纸生效	
层次标签 / Hier. Label 对应父图纸的图纸引脚	H 子图与父图的接口	
电源符号 / Power 同名 = 自动相连	P GND、+3V3 等全局连通	

常见错误：交叉处漏放结点导致该连的没连；用网络标签跨图纸连接（不生效，需用全局标签）

图 2 原理图中六种建立连接的方式

这是原理图最核心的知识点。连接是否成立与视觉无关，只与上述规则有关。

3.2 基本操作

操作	中文 / English	快捷键
放置符号	Add Symbol	A
画导线	Add Wire	W
画总线	Add Bus	B
画图形线（非电气）	Draw Lines	I
放置结点	添加结点 / Add Junction	J
网络标签	Add Net Label	L
全局标签	Add Global Label	Ctrl+L
层次标签	添加层次标签 / Add Hierarchical Label	H
电源符号	Add Power Symbol	P
无连接标志	添加 '无连接' 标志 / Add No Connect Flag	Q
放置文本	添加文本 / Add Text	T
总线入口	Add Bus Entry	Z
展开总线	Unfold Bus	C
切换连线朝向	Switch Posture	/
撤销上一段连线	—	Backspace

3.3 编辑操作

操作	快捷键
属性 / Properties	E
编辑数值 / Value	V
编辑位号 / Reference	U
编辑封装 / Footprint	F
移动 / Move	M
拖动（保持连线） / Drag	G
逆时针旋转 / 顺时针旋转	R / Shift+R
水平镜像 / 垂直镜像	X / Y
自动摆放字段	O
重复上一次放置	Ins
交换位置 / Swap	Alt+S

M（移动）和 G（拖动）的区别很重要：M 会把元件拖走并断开连线，G 会保持连线跟随。调整已连好的电路要用 G。

3.4 电源与地

用**电源符号 (P)** 处理电源和地，不要用导线到处拉。同名电源符号自动全局连通，图纸干净得多。

PWR_FLAG 是一个特殊符号：告诉 ERC

"这个网络确实有电源驱动"。当电源来自连接器、电池等被标为"无源"的引脚时，必须加 **PWR_FLAG**，否则 ERC 会报"电源未驱动"。

3.5 绘图规范

好的原理图是给人读的，规范直接影响后期维护和评审效率：

- 信号**从左到右**：输入在左，处理在中，输出在右
- 电源在上，地在下
- 功能分区：一个区域画一个功能模块，用文本框标注模块名
- 去耦电容画在芯片附近，并标注它服务于哪个电源引脚
- 不要让导线穿过符号
- 交叉但不相连的线**不要放结点**，相连的必须放

3.6 网络命名规范

- 差分对必须成对命名 **xxx_P / xxx_N** 或 **xxx+ / xxx-**，否则 PCB 里无法用差分对布线
- 名字用途明确：**CLK_125M** 好过 **NET1**
- 避免中文和空格


3.7 常见错误

- 交叉处漏放结点：该连的没连，ERC 有时也查不出来
- 用网络标签跨图纸连接：网络标签只在本张图纸内生效，跨图纸必须用全局标签
- 未使用的引脚不加**无连接标志 (Q)**：ERC 会一直报警告，淹没真正的错误
- 用 **M** 移动已连线元件，连线断开而不自知
- 电源用导线拉，图纸乱成一团

4. 阶段四：层次化设计

4.1 何时需要

超过一张图纸装不下、或电路有清晰的功能模块划分时，就应该层次化。本项目按功能拆成电源、射频前端、核心板接口、通信接口等子图是合适的。



层次标签 (H) 与父图纸上的图纸引脚 **同名即相连**，是子图对外的唯一接口。
 快捷键：S 放置图纸 | Ctrl+H 层次导航 | Alt+Back 离开图纸 | PgUp / PgDn 翻页

图 3 层次化原理图的父子对应关系

4.2 操作步骤

1. 在顶层图纸按 **S** 放置**图纸符号**，指定子图文件名
2. 双击进入子图（或 **Enter Sheet**）
3. 在子图中用 **H** 放置**层次标签**，作为对外接口
4. 回到顶层，在图纸符号上添加**图纸引脚 / Add Sheet Pin**，名称与层次标签一致
5. 顶层用导线连接各图纸符号的引脚

层次标签与图纸引脚同名即相连，这是子图与父图之间唯一的连接方式。

4.3 导航

操作	中文 / English	快捷键
层次导航	层次导航 / Hierarchy Navigator	Ctrl+H
离开图纸	离开图纸 / Leave Sheet	Alt+Back
上一层	—	Alt+Up
上一页 / 下一页	—	PgUp / PgDn
后退 / 前进	—	Alt+Left / Alt+Right

4.4 常见错误

- **层次标签与图纸引脚不同名**：看起来连了，实际断开
- **在子图里用全局标签代替层次标签**：能连通但破坏了模块封装性，子图无法复用
- **同一个子图文件被多个图纸符号引用**：这是 KiCad 支持的复用特性，但会共享同一份电路，位号需要特别处理

5. 阶段五：批注位号

5.1 执行批注

■(T) / Tools → ■■■■■... / Annotate Schematic...

给每个元件分配唯一位号 (R1、C2、U3)。存在 R? 时无法导入 PCB。

5.2 批注选项


- **排序方式**：建议按 X 位置或 Y 位置排序，位号在图上分布有规律，查找方便
- **范围**：整个原理图 / 仅当前图纸
- **编号起点**：层次化设计中可以给每张子图分配不同的编号段（如电源图 100 起、射频图 200 起），一眼就能看出元件属于哪个模块

5.3 重新批注的风险

PCB 已经布局布线后不要重新批注。位号变化会导致 PCB 里的元件与原理图对不上，更新 PCB 时可能出现大量“删除并重新添加”，布局白做。

如果必须调整，用 ■ PCB ■■■■■... / Update Schematic from PCB... 反向同步。

6. 阶段六：分配封装



关键：原理图里的「封装」字段只是一个名字字符串，它必须能在封装库里找到对应项。

符号的引脚数与封装的焊盘数必须一一对应，否则更新 PCB 时报错。

常见错误：符号画 0402、实物买 0603；连接器封装引脚顺序镜像。

图 4 符号库 → 原理图 → 封装库 → PCB 的数据流

6.1 三种分配方式

1. **符号属性里直接填**：按 F 编辑封装字段
2. **分配封装工具**：■(T) / Tools → ■■■■■... / Assign Footprints...，左侧库、中间元件、右侧候选封装，适合批量处理
3. **符号字段表**：■(T) / Tools → ■■■■■ / Symbol Fields Table，表格形式批量编辑，适合同类元件统一修改

6.2 核对清单

这一步是全流程最容易埋雷的地方，逐个核对：

- 封装的焊盘数与符号的引脚数一致
- 封装尺寸与实际采购的元件一致——原理图画 0402、实物买 0603，板子回来焊不上
- 连接器、插座与实物型号完全对应，注意引脚顺序和镜像方向
- 有极性的器件（二极管、电解电容、LED、钽电容）确认引脚 1 的位置
- 芯片封装确认是 QFN 还是 QFP、脚距对不对

6.3 建议做法

- 采购前就确定封装，按封装买料，而不是买完再找封装
- 自建封装必须对照数据手册的推荐焊盘图，不要凭感觉画
- 关键器件（BGA、精密连接器）打样前用 1:1 打印纸样比对实物

6.4 常见错误

- 封装尺寸与实物不符（最常见）
- 连接器封装镜像，导致信号全部接反
- 二极管、LED 极性反了
- 只顾着填封装名，没检查库里是否真的存在该封装

7. 阶段七：ERC 电气规则检查

■(I) / Inspect → ■(ERC) / Electrical Rules Checker

7.1 引脚类型冲突

ERC 的核心是根据引脚电气类型判断连接是否合法：

	输出 Output	输入 Input	双向 Bidir	无源 Passive	电源输入 Pwr In	电源输出 Pwr Out
输出 Output	✗	✓	✓	✓	✓	✗
输入 Input	✓	✓	✓	✓	✓	✓
双向 Bidir	✓	✓	✓	✓	✓	✓
无源 Passive	✓	✓	✓	✓	✓	✓
电源输入 Pwr In	✓	✗ 错误	✓	✓	✓	✓
电源输出 Pwr Out	✗	✗ 警告	✗ 警告	✗ 警告	✓	✗

✓ 正常 ✗ 警告 ✗ 错误

两个输出引脚直接相连是硬错误（会短路）；电源输出对电源输出同理。
电源网络必须有至少一个「电源输出」或 PWR_FLAG，否则报「电源未驱动」。

图 5 ERC 引脚类型冲突矩阵（常见组合）

7.2 必须清零的错误

错误	含义	处理
引脚未连接	有引脚悬空	确实不用的加无连接标志 Q；否则补线
输出引脚短接	两个输出直连	检查电路，改为总线或加缓冲
电源未驱动	电源网络没有驱动源	加 PWR_FLAG 或检查电源来源
标签只出现一次	网络标签只有一个引用	拼写错误，或漏连
层次标签无对应图纸引脚	父子接口不匹配	核对名称

7.3 关于 PWR_FLAG

电源来自连接器、电池、稳压器输出时，这些引脚往往被标为"无源"或"输出"，ERC 认为该网络"没有电源驱动"而报错。

在该网络上放一个 `PWR_FLAG` 符号即可——它相当于告诉 ERC "我确认这里有电源"。

不要滥用：如果到处贴 `PWR_FLAG` 来消除错误，等于关掉了电源检查。

7.4 哪些可以忽略

- 明确不使用的引脚（已加 `Q` 标志的）
- 测试点、预留焊盘
- 某些库符号自带的隐藏电源引脚警告

忽略之前要逐条确认，不要为了让 ERC 变绿而批量忽略。

7.5 完成判据

ERC 错误为 0；所有警告已逐条确认是可接受的。

8. 阶段八：输出

8.1 更新到 PCB

`■(T) / Tools → ■■■■■■ PCB... / Update PCB from Schematic...`

这是原理图与 PCB 之间的唯一同步通道。每次改完原理图都要执行一次。

8.2 物料清单

`■(T) / Tools → ■■■■■■... / Generate Bill of Materials...`

导出前确认每个元件的关键字段完整：数值、封装、型号、供应商编号。缺字段的 BOM 采购时要返工。

8.3 导出网表

`■(F) / File → ■■■■... / Export Netlist...`

只在需要给第三方 PCB 工具使用时才需要。KiCad 内部同步用"从原理图更新 PCB"即可，不需要手工导出网表。

8.4 输出 PDF

`■(F) / File → ■■ / Plot`，格式选 PDF。用于评审、归档、发给同事。层次化设计会输出为多页 PDF。

9. 常用快捷键速查

分类	操作	快捷键
放置	符号 / 电源符号	<code>A / P</code>
放置	导线 / 总线 / 图形线	<code>W / B / I</code>
放置	结点 / 无连接标志	<code>J / Q</code>
放置	网络标签 / 全局标签 / 层次标签	<code>L / Ctrl+L / H</code>
放置	图纸 / 文本 / 总线入口	<code>S / T / Z</code>
放置	重复上一次放置	<code>Ins</code>

分类	操作	快捷键
编辑	属性	E
编辑	数值 / 位号 / 封装	V / U / F
编辑	移动 / 拖动（保持连线）	M / G
编辑	旋转（逆/顺）	R / Shift+R
编辑	水平镜像 / 垂直镜像	X / Y
编辑	自动摆放字段 / 交换	O / Alt+S
编辑	用符号编辑器编辑	Ctrl+E
导航	层次导航	Ctrl+H
导航	离开图纸 / 上一层	Alt+Back / Alt+Up
导航	上一页 / 下一页	PgUp / PgDn
导航	后退 / 前进	Alt+Left / Alt+Right
网络	高亮 / 清除高亮	` ` / ~`
网络	下一个 / 上一个网络项	Tab / Shift+Tab
连线	切换朝向 / 撤销上一段	/ / Backspace

10. 本项目检查清单

CORE 底板原理图：73 个元件，主要接口为 8 路 SMA 射频输入、ZYNQ7010&7020_CB 核心板座、HR911131A 网口、USB-C、两路差分时钟。

检查项	状态
按功能层次化拆分（电源 / 射频 / 核心板 / 通信）	待确认
差分网络成对命名 _P / _N	待确认
8 路 SMA 通道电路一致，位号规律编号	待确认
核心板座引脚号与实物完全对应	待确认
HR911131A 网口变压器引脚与数据手册核对	待确认
USB-C 接口 CC 电阻、ESD 器件齐全	待确认
每个芯片电源引脚都有去耦电容	待确认
电源网络已加 PWR_FLAG	待确认
未使用引脚全部加无连接标志 Q	待确认
所有元件封装与实际采购件核对	待确认
ERC 错误清零	待确认

相关文档

- 《KiCad PCB 设计流程》——原理图完成后的 PCB 阶段
- 《KiCad 传输线计算器使用说明》——阻抗线宽计算
- 《KiCad 差分对走线阻抗设计说明》——差分阻抗概念
- 《XC7Z020 PL 侧时钟引脚说明》——时钟引脚选型