
GPSDO / ISL55110 接线图

01 / 一颗 U13 替代 U4 + U12：10 MHz 与脉冲两路输出

QFN-16 引脚编号；适用于 3.3 V 数字输入；不是 BUF602 的原位封装替换。



R_PD_A/B：新增 10 kΩ 输入下拉（建议 0402）；现有源端串阻如有则保留，不重复叠加。

C30/C31 改接 VDD 去耦；C44/C45 改接 VH 去耦。两路输出分别保留 D6/D7，按原器件封装绑定。


+5V_DRV 需在芯片 10 脚满足 ≥5.0 V，且满足时序；不能直接等同于当前未经验证的主 +5 V。

D6/D7 方框是原有 TPD1E10B06DPYR 的功能表示；输出幅度取决于负载，见第 3 页。

GPSDO / ISL55110 接线图

02 / QFN 顶视图、引脚核对与工作状态

IRZ-T 为 4 × 4 mm QFN-16 + 裸露焊盘；本图不是底视图，TSSOP 的引脚号不同。



引脚 1 标记见实物点位及封装图

QFN 脚号 / 名称	接线要求
1 / VDD	+3.3 V；C30/C31 就近接地
2 / ENABLE#	GND：允许输出；高电平为高阻
3 / PD	GND：正常运行；高电平为掉电模式
4 / IN-B	PULSE_OUT；加 10 kΩ 下拉
5 / IN-A	10MHZ_OUT；加 10 kΩ 下拉
9 / OA	R20 → J1 信号端；D6 在连接器侧
10 / VH	时序控制后的 +5V_DRV；C44/C45
11 / GND	完整地平面
12 / OB	R34 → J2 信号端；D7 在连接器侧
17 / EP	必须接地；散热铜和过孔按封装设计
6, 7, 8, 13, 14, 15, 16	NC：不接地、不接电源，标记不连接

常开接法与替换关系

U4 与 U12 都移除，使用一颗 U13；旧 BUF602 的 VREF、-VCC 和原负电源去耦不再用于这一级。

ENABLE# 接地，PD 也接地。两路均为非反相：IN-A → OA，IN-B → OB；不要用 ISL55111 替代。

输入在复位/断电时不得悬空；下拉避免高阻态，但不能代替跨电源域的关断/防反灌设计。

GPSDO / ISL55110 接线图

03 / 电源时序、输出端接与实现边界

已核对 Renesas FN6228 Rev 9.0：引脚说明、第 4 页工作范围及第 14 页上电要求。

VH：标称 5 V 不等于满足最低 5 V

本方案只按约 5 V 的输出幅度设计。
USB、U18 及线缆压降可能使主 +5 V 低于 5 V；
此时 VH 超出推荐工作范围，不能保证表现。
建议由稳压级产生如 5.2 V 的本地驱动电源，
并保证负载开关后、10 脚的最差电压仍 ≥5.0 V。
5.2 V 是设计目标示例，不是要求上调整机电源。

时序：VDD 先于 VH

主 5 V 先到、3.3 V 后起的现有接法不能直接套用。
用负载开关 / 电源时序控制，使 3.3 V 稳定后
才向 VH 供电；关断按逆序设计并验证。
单纯把 PD 拉低或加 RC 不能代替电源时序控制。
VH 生成及开关电路本次未定型，不是已完成电路。
输入信号亦需避免在 VDD 未建立时反向供电。

电源功能关系（须另行实现）：

主5V → 3.3V稳压
建立 U13 VDD

→

3.3V 电源有效检测
使能 VH 负载开关

→

主5V → 本地约5.2V稳压 → 开关
+5V_DRV → U13 的10脚

49.9 Ω 与负载：不能承诺 50 Ω 端得到 5 V

保留 R20/R34 = 49.9 Ω 作首次调试起点，贴 0A/0B。
远端 50 Ω 终端时，理想幅度约为 VH/2，
VH=5.2 V 时约 2.6 V，实际还受输出电阻影响。
高阻接收端稳态幅度接近 VH；不要加重复50 Ω并联。
VH=5.2 V、忽略芯片输出电阻：串阻高态耗散约
0.135 W；50%占空比平均约0.068 W。
脉冲可能长时间为高，建议0805、0.25 W并做降额。

布局、调试与交付范围

U13 靠 J1/J2，旁路电容贴 1脚/10脚。EP 接地散热。
D6/D7 靠接口；别让输出回流穿过 VCTRL/参考区。
先高阻观察，再接实际同轴及50 Ω负载，检查幅度、
振铃、占空比、温升及PPS延迟；再决定串阻微调。
本次仅生成接线文档，未删除 U4/U12 或连 U13。
接通条件：VH电压、上电顺序、输入电平及负载均确认。
来源：Renesas ISL55110/ISL55111 数据手册（见说明）。

Renesas 官方数据手册 / FN6228 Rev 9.0（点击打开）