TDC7200 供电磁珠（FB231）设计说明

CORE 项目 · 硬件设计文档 · 2026-10-11

数据来源说明。 FB231 / C231 / C232 / C233 / R231 的连接关系取自截图，与参考设计 `docs/references/carsten-andrich-gnssdo/v2_2022-08-11_STM32G4_GNSSDO_Schematic.pdf` 第 2 页一致。参考原理图只标了 `600R`，**没有给出具体型号和封装**；本文的封装建议基于本仓库项目库 `GPSDO_Rev1.0.pretty`。磁珠的阻抗曲线、谐振峰、衰减量都由文中写明的**示意模型**计算得出，只用来说明量级。文中列出的型号参数是厂商公开资料里的典型值，**下单前请逐项核对最新 datasheet**。

1. 结论摘要

问题	结论
FB231 是什么	片式铁氧体磁珠（Chip Ferrite Bead）。`600R` 表示 **100 MHz 时阻抗约 600 Ω**，并不是 600 Ω 的直流电阻
在电路里的作用	串在 +3V3 公共轨和 TDC7200 VDD 之间，与 C231 / C232 组成 **L 型低通滤波器**，把 TDC 的供电做成一个独立的“局部电源岛”
隔离方向	**双向隔离**：挡住 MCU、时钟缓冲等数字负载窜到公共轨上的高频噪声；同时把 TDC 自身的瞬态电流留在本地，不让它污染公共轨
为什么 TDC 需要	TDC7200 分辨率 55 ps，内部环形振荡器的门延迟随电源电压变化。VDD 上的高频噪声会直接变成**时间测量抖动**
和电感的区别	在目标频段，电感靠**储能、反射**噪声；磁珠靠**电阻性损耗**把噪声**变成热**，不容易与电容形成高 Q 谐振
推荐封装	**0603（1608 公制）**，直接复用项目库的 `L_0603_1608Metric` 封装
推荐规格	600 Ω @100 MHz，额定电流 ≥ 200 mA，Rdc ≤ 0.5 Ω
需要注意	磁珠与 1.1 µF 去耦电容在约 150 kHz 处形成谐振峰（约 +7.6 dB）。Rdc 越小，这个峰越高

2. 电路位置与噪声路径

截图中的 TDC 部分连接如下：

位号	值	连接	作用
FB231	600R	+3V3 → VDD_TDC	隔离公共轨与 TDC 局部电源
C231	100n	VDD_TDC → GND	高频去耦，放在离 VDD 引脚（14 脚）最近的位置
C232	1u	VDD_TDC → GND	中低频储能，同时是 LC 滤波器的“C”
C233	1u	VREG（13 脚）→ GND	TDC7200 内部 LDO 输出电容，**不在**磁珠滤波路径里
R231	4k7	VDD_TDC → /INT（8 脚）	开漏中断输出的上拉电阻，也接在磁珠之后




图 1 FB231 在 TDC7200 供电中的位置与两类噪声路径

图中有三条值得注意的路径：

1. **外部噪声进来。** MCU 的 SPI、GPIO 翻转和时钟缓冲的 10 MHz 方波边沿，会在公共 +3V3 轨上产生 10 MHz 到 1 GHz 的尖峰电流和电压毛刺。没有磁珠时，这些毛刺几乎原样出现在 TDC 的 VDD 引脚上。
2. **内部噪声出去。** TDC7200 测量时，内部环形振荡器和计数器会产生快速的瞬态电流。磁珠在高频下阻抗很高，所以这部分电流只能由 C231 / C232 就近供给，不会反灌到公共轨去干扰 OCXO 缓冲或基准源。
3. **上拉电阻同源。** R231 接在磁珠之后，所以 /INT 的高电平和 TDC 的 VDD 是同一个干净的电源。


2.1 为什么 TDC7200 对电源噪声特别敏感

- TDC7200 用片内的**环形振荡器**测量 START 到 STOP 之间的细时间，每一级门延迟只有几十 ps。CMOS 门延迟与供电电压大致成反比，VDD 上几 mV 的抖动就会让门延迟发生可测的变化。
- 芯片会用外部 10 MHz 时钟定期**校准**环形振荡器，但校准只能修正慢漂移（温度、平均电压），**修正不了单次测量过程中的高频电源噪声**。
- 片内 LDO（VREG）对低频噪声有一定抑制，但 LDO 的 PSRR 在 MHz 以上会明显下降，高频噪声仍会穿透到内核。
- 在 GPSDO 里，TDC 测的是 PPS 与本振边沿之间的相位差。电源噪声会抬高相位测量的本底，最终表现为控制环更“毛”、短期稳定度变差。

---

3. 磁珠的工作原理

磁珠本质上是**一根穿过铁氧体的导线**。导线上的电流在铁氧体里产生交变磁场。频率低时，铁氧体主要储存磁能，表现为电感；频率升高后，铁氧体的磁滞损耗和涡流损耗迅速增大，磁能变成热量，表现为电阻。



低频：Z ≈ Rdc + jωL，像一只小电感，信号与直流几乎无损通过；
中频：R(f) 主导，像一只电阻，把噪声变成热（这是磁珠与电感的根本区别）；
高频：Cp 把 L 与 R 旁路，阻抗回落，GHz 以上滤波能力下降。


图 2 磁珠的原理图符号与等效电路

3.1 磁珠与电感的区别

对比项	铁氧体磁珠	功率 / 滤波电感
设计目标	在目标频段**损耗大**（R 大）	在工作频段**损耗小**（Q 高）
处理噪声的方式	吸收，变成热	储存后反射回源端
规格书标称	Z @100 MHz（如 600 Ω）	电感量（如 10 μH）、Q 值
与电容组合	谐振 Q 低，较少振铃	谐振 Q 高，需要额外阻尼
有效频段	约 10 MHz – 1 GHz	取决于电感量，常用于 kHz–MHz
典型用途	电源支路隔离、信号线 EMI 抑制	DC-DC 储能、低频 LC 滤波
KiCad 符号	`Device:FerriteBead` / `FerriteBead_Small`	`Device:L`

4. 阻抗频率特性

磁珠规格书最重要的就是一张 **Z-R-X 随频率变化**的曲线。



示意模型 Rdc 0.38 Ω + (1 µH // 750 Ω // 1 pF)，量级与常见 0603/600R 磁珠一致；实际曲线以厂商规格书为准。

图 3 600R 磁珠的阻抗频率特性（示意模型）

按曲线可以把磁珠的工作状态分成三个区：

- **感性区（约 86 MHz 以下）：** 电抗 X 大于电阻 R，磁珠像一只约 1 µH 的小电感。1 MHz 时阻抗只有约 6 Ω。这个频段的噪声主要被反射，吸收很少。
- **阻性区（约 86 – 300 MHz）：** R 大于 |X|，阻抗峰值约 750 Ω，这是磁珠真正的“工作区”。数字边沿的谐波主要落在这个频段。
- **容性区（约 300 MHz 以上）：** 寄生电容 Cp 开始旁路，阻抗回落。GHz 以上的抑制要靠去耦电容和地平面。

4.1 “600R”的正确理解

- `600R` = **在 100 MHz 测试频率下阻抗约 600 Ω**，公差通常为 ±25%。
- 它的直流电阻（Rdc）只有零点几欧，**对直流和低频几乎透明**，不会影响 TDC 的正常供电。
- 两只都标 600R 的磁珠，在 10 MHz 或 1 GHz 时的阻抗可能差好几倍。选型时要**看整条曲线**，不能只看标称值。

4.2 参考设计为什么同时用 100R 和 600R

参考原理图中的磁珠（根据 PDF 文字提取整理，具体位置请对照原图）：

位号	值	所在支路	规律
FB101 / FB102	100R	电源入口	电流大，选低阻抗、低 Rdc
FB201	100R	STM32G4 数字 VDD	数字负载，电流较大
FB202	600R	STM32G4 模拟 +3.3VA	模拟电源，电流小、要求干净
FB231	**600R**	**TDC7200 VDD**	**时间测量，电流小、要求干净**
FB301 / FB302	600R	DAC、ADR4533 基准	精密模拟，电流小
FB311	600R	+5V 模拟支路	精密模拟


位号	值	所在支路	规律
FB321 / FB322	100R	OCXO 供电	加热电流大，不能用高阻抗磁珠
FB331	100R	LMK1C1103 时钟缓冲	边沿电流大

规律很清楚：**小电流、对噪声敏感的负载用 600R；大电流负载用 100R。** 高阻抗磁珠通常 Rdc 更大、额定电流更小、更容易在直流偏置下饱和。

---

5. 磁珠与去耦电容组成的滤波器

只看磁珠本身意义不大。真正起作用的是**磁珠的串联阻抗与 C231 / C232 的并联阻抗之间的分压**。



假设：公共轨源阻抗 20 mΩ + 2 nH；C231 100 nF（ESR 30 mΩ，ESL 0.4 nH）；C232 1 µF（ESR 10 mΩ，ESL 0.5 nH）；磁珠用图 3 模型。

图 4 公共轨噪声传到 TDC VDD 引脚的比例（计算值）

从图 4 可以读出三点：

1. **没有磁珠时，本地电容几乎滤不掉公共轨噪声。** 公共轨本身阻抗很低（毫欧级），本地电容只是并联在一个低阻源上。高频段的衰减只有约 20 dB，而且这 20 dB 还取决于走线电感，不可控。
2. **加上 FB231 后，10 – 100 MHz 区间的衰减达到约 70 dB。** 衰减量由磁珠的几百欧阻抗与电容 ESL（零点几欧）的比值决定。
3. **在约 150 kHz 出现谐振峰。** 磁珠低频段的电感 L 与 C231 + C232（共 1.1 µF）发生串联谐振，频率为 $f0 = 1/(2\pi\sqrt{(LC)}) \approx 150$ kHz。阻尼主要来自磁珠的 Rdc：Rdc 为 0.38 Ω 时峰值约 +7.6 dB；如果换成 Rdc 只有 0.05 Ω 的大电流磁珠，峰值会升到 +20 dB 以上。

5.1 本电路需要担心谐振吗

- 本板 +3V3 来自外部供电。如果上游是 DC-DC，并且开关频率或其谐波正好落在 100 – 200 kHz，就需要关注谐振峰。如果上游是 LDO，这个频段基本没有噪声源，可以不处理。
- 需要处理时，按影响从小到大有三种做法：选 Rdc 稍大的磁珠；在磁珠后串 1 – 2 Ω 电阻；在本地加一颗 ESR 较大的 10 µF 钽电容或聚合物电容，用来吸收谐振能量。

- 判断方法：用示波器在 C232 两端加 AC 耦合，观察上电和测量期间的纹波；或用网络分析仪测量从 +3V3 到 VDD_TDC 的传递函数。

5.2 直流压降

TDC7200 测量期间电流为 mA 级。按 5 mA 上限、Rdc 0.38 Ω 计算，压降约 2 mV，远小于 TDC7200 供电范围（2.0 – 3.6 V）的余量，可以忽略。

6. 封装与内部结构




图 5 常用片式磁珠尺寸与叠层结构剖面


封装（英制 / 公制）	外形 L × W × T (mm)	600R 级典型额定电流	600R 级典型 Rdc	适用场景
0402 / 1005	1.0 × 0.5 × 0.5	约 200 – 500 mA	0.3 – 0.9 Ω	高密度板、射频模块内部
0603 / 1608	**1.6 × 0.8 × 0.8**	**约 500 mA – 1.3 A**	**0.15 – 0.4 Ω**	**通用；本板推荐**
0805 / 2012	2.0 × 1.25 × 0.85	约 1 – 3 A	0.05 – 0.3 Ω	大电流电源入口

表中电流和 Rdc 是各厂商同类产品的大致范围，具体型号可能不同。

结构说明： 叠层片式磁珠用丝网印刷把银导体逐层印在铁氧体生瓷片上，层间用通孔串成螺旋线圈，然后叠压烧结成一体。两端的端电极为三层结构：Ag 底层负责与内部导体连接，Ni 阻挡层防止焊接时银被熔蚀，Sn 外层用于焊接。铁氧体多为 NiZn 系，高频损耗大，适合 10 MHz 以上的噪声抑制。

7. PCB 焊盘

磁珠没有极性，可以直接使用项目库中的电感封装。



单位 mm；黄色为焊盘（圆角 25%），黑色虚线为器件本体 1.6 × 0.8

项目库 GPSDO_Rev1.0.pretty 中的焊盘

封装	焊盘 (mm)	中心距	禁布框
L_0402_1005	0.59 × 0.64	0.97	1.86 × 0.94
L_0603_1608	**0.875 × 0.95**	**1.575**	**2.96 × 1.46**
L_0805_2012	0.875 × 1.20	2.125	3.50 × 1.70

- 磁珠可直接复用 L_xxxx 电感封装
- 内间隙 0.70 mm 下方不要走线 / 过孔
- 两焊盘引出线宽度相同，避免立碑
- 不要在焊盘上直接打过孔（漏锡）


图 6 项目库 L_0603_1608Metric 焊盘尺寸

原理图中的推荐设置：

字段	填写
Symbol	`Device:FerriteBead_Small`（或项目库新建同名符号）
Reference	`FB` 开头，例如 FB231
Value	`600R`
Footprint	`GPSDO_Rev1.0:L_0603_1608Metric`
建议附加字段	厂商型号（MPN），例如 `BLM18AG601SN1D`

8. PCB 布局要点

磁珠的效果**一半取决于布局**。布局不当时，噪声会通过耦合绕过磁珠，或者电容滤错了位置。



1 磁珠放在局部电源岛入口，紧挨电容组

2 100n 最靠近 VDD 引脚，1u 次之

3 电容地端就近打孔到 In1 GND，每颗一孔

4 磁珠输入与输出走线不平行、不靠近

× 电容放在磁珠前：滤的是公共轨，TDC 端无电容

× 磁珠到 VDD 走线绕远，等于一根拾噪天线


× SPI 时钟紧贴磁珠后的走线平行，耦合绕过磁珠

× 两颗电容共用一个远处地孔，回路电感大

图 7 推荐布局与应避免的布局（F.Cu 俯视示意）

1. **电容必须在磁珠的负载侧。** 磁珠 → C232 → C231 → VDD 引脚，顺序不能反。电容放在磁珠之前，滤的就是公共轨，不是 TDC。
2. **100 nF 最靠近引脚。** C231 的 ESL 决定 GHz 段的效果，它到 14 脚的走线越短越好。1 µF 可以稍远一点。
3. **电容地端就近打孔。** 每颗电容的地端单独打一个过孔连到 In1 GND 平面，不要共用远处的地孔。
4. **磁珠输入、输出走线不要平行靠近。** 两端走线挨得太近时，高频噪声会通过走线间的电容直接耦合过去，等于绕过了磁珠。
5. **磁珠后的走线要短。** 磁珠后的走线属于“干净”网络，越长越容易拾取 SPI、10 MHz 等信号的辐射。SPI_SCK 和 10MHZ_TDC 不要与它平行走线。
6. **不要分割地平面。** 磁珠只用于电源支路隔离，**不要用磁珠把 GND 分成 AGND 和 DGND**。TDC 的回流需要完整的 In1 GND 平面。
7. **磁珠下方不走敏感信号。** 磁珠周围有杂散磁场，START / STOP / CLOCK 走线应避开磁珠正下方和两侧。

9. 选型



若第 1 步结论是低频噪声：改用 LDO（高 PSRR）、RC 滤波（小电流负载）或 LC 滤波（电感而非磁珠）。

若第 5 步谐振峰过高：选 Rdc 稍大的磁珠、串 1–2 Ω 电阻，或在本地并一颗 ESR 较大的 10 µF 钽 / 聚合物电容。

第 3 步的直流偏置：铁氧体在大电流下磁饱和，额定电流时 100 MHz 阻抗可能只剩标称值的一半甚至更低。

图 8 磁珠选型的六步检查

9.1 候选型号（须复核）

型号	封装	阻抗	额定电流	Rdc 最大	说明
Murata BLM18AG601SN1D	0603	600 Ω ±25%	500 mA	0.38 Ω	通用型；图 3、图 4 的模型按它的量级设定
Murata BLM18KG601SN1D	0603	600 Ω ±25%	1.3 A	0.15 Ω	大电流型；Rdc 小，谐振峰更高
国产等效：顺络 / 风华等	0603	600 Ω	按型号	按型号	立创商城常备；选型时比对阻抗曲线

阻抗均为 100 MHz 下的标称值。

对 TDC7200 这种 mA 级负载，额定电流 500 mA 的通用型已经有百倍余量，**优先选 Rdc 适中的型号**，它的谐振阻尼更好。没有必要追求大电流低 Rdc 型号。

9.2 规格书中需要看的五项

参数	关注点
阻抗曲线 Z / R / X	阻性区是否覆盖噪声频段（本例 10 MHz – 1 GHz）
Rdc	本例 ⩽ 0.5 Ω；过小反而削弱谐振阻尼
额定电流	⩾ 2 倍最大负载电流
直流偏置特性	有负载电流时的阻抗曲线；mA 级负载基本不降
工作温度	−55 – +125 °C 的通用件即可

---

10. 对本仓库原理图的建议

仓库当前保存的 `hardware/schematic/v1.0/GPSDO_Rev1.0/MCU.kicad_sch` 中，TDC7200 位号为 **U1**，**还没有放置磁珠**。截图里的 U231 / FB231 编号与参考设计一致，可能是尚未保存的新版本。建议如下：

1. 在 TDC7200 的 VDD 与 +3.3V 之间加入 FB231，Value 填 `600R`，Footprint 填 `GPSDO_Rev1.0:L_0603_1608Metric`。

2. C231（100n）、C232（1u）、R231 上拉都接在**磁珠之后**的 VDD_TDC 网络。C233 单独接在 VREG 引脚上。
3. 给磁珠后的网络命名（如 `+3V3_TDC`），方便在 PCB 中设置网络类，并在 DRC 中检查它没有与其他电源短接。
4. 参照第 4.2 节的表格，为 STM32 模拟电源、DAC、基准、OCXO、时钟缓冲同样规划磁珠支路。大电流支路用 100R，精密小电流支路用 600R。

---

11. 常见误区

- **“磁珠越大越好。”** 阻抗过高的磁珠往往 Rdc 也大、额定电流小，大电流时还会饱和。阻抗等级要与负载电流匹配。
- **“有磁珠就不用去耦电容。”** 磁珠只是串联阻抗，没有并联的低阻抗电容就没有分压，几乎起不到滤波作用。
- **“磁珠能滤 DC-DC 纹波。”** 几百 kHz 的开关纹波处在磁珠的感性区，磁珠阻抗只有几欧，基本无效，甚至可能因谐振放大纹波。
- **“用磁珠把模拟地和数字地隔开。”** 地平面分割会破坏回流路径，造成的问题比解决的多。磁珠只用于电源支路。
- **“看到 600R 就以为是 600 Ω 电阻。”** 用万用表测磁珠只能测到零点几欧的 Rdc，这是正常现象。