GPSDO / PWM → VCTRL

推荐架构与修改清单

基于 STM32G431CBU6 / REF5040 / SN74LVC1T45 / OPA388 的现有设计

01 采用高载波 PWM，再降低模拟滤波带宽

推荐先用 TIM2 的 16 位周期输出 PWM，配合约 0.97Hz 二阶低通。32 位计数器仍照常使用，只是不把 ARR 配成完整 32 位周期。此方案优先获得稳定调谐电压；最终带宽须按 OCXO 灵敏度和锁定时间调整。



02 元件修改：优先仅更换两个电阻

位号	当前值	推荐值	说明
R19	8.2kΩ	82kΩ	提高 10 倍；建议 0.1% 低温漂
R18	15kΩ	150kΩ	提高 10 倍；建议 0.1% 低温漂
C21	2.2uF	保持 2.2uF	低漏电；优先薄膜，检查实际容值
C20	1uF	保持 1uF	低漏电；优先薄膜，检查实际容值
R17 / C19	100Ω / 10uF	保持	输出隔离与高频滤波

电阻增加后，运放偏置电流、PCB 表面漏电对直流误差的影响增大。使用清洁板面与低漏电电容；不要仅看电容量而忽略漏电、介质吸收及温漂。若采用陶瓷电容，应按实际直流偏置下的有效容量重新核算。

适用条件：OCXO 调谐端允许该电压范围、输入阻抗足够高，且控制环路能接受约秒级的滤波建立时间。100Ω 与 OCXO 输入阻抗形成的分压、调谐端输入电流导致的压降必须计入。

矢量电路连接图

绿色为信号连接；图中位号沿用你的 OCXO 子页。所有图形均为矢量绘制。

03 U10 与电源连接

PA0 → U10 pin 3 / A

R35 = 100kΩ 下拉至 GND

U10：SN74LVC1T45DBVR

pin 4 / B → 下方 R19；A → B 方向

pin 1 VCCA、pin 5 DIR → 3.3V；pin 6 VCCB → 4.096V

pin 2 → GND；C22、C24 各 100nF，分别就近去耦

04 约 0.97Hz Sallen-Key 低通 + 输出 RC



关键：C21 接在 R19/R18 中点与运放输出之间，不接地。

U9 pin 3：+IN；pin 2：-IN；pin 6：OUT；负反馈取自 R17 之前。

U9 pin 7：滤波后的 +5V；pin 4：GND；pin 1、5、8：NC。

保留 FB7、C17=1uF、C18=100nF；电源去耦紧靠 U9。

05 可选监测支路与布线

VCTRL 可预留测试点。ADC 监测不是锁频必需：如需接入，采用独立的高阻分压和必要的缓冲/采样滤波，确保最坏电压不超过 ADC 允许范围，并补全 MCU VREF+ 及去耦。监测支路会增加负载，须重新评估。

U10 的快边沿和数字回流远离 VCTRL、R18/C20 与运放输入。模拟节点短而清洁，C20/C19 接安静地。不要把 PWM 走线与 VCTRL 长距离平行；先确认 OCXO 的调谐极性、输入范围和调谐端阻抗。

参数依据、固件约束与验证

计算采用理想运放、空载、标称容值；不等同于整机噪声或有效位数保证。

06 滤波参数与响应代价

二阶传递函数：H(s)=1/[1+s · C20 · (R19+R18)+s^2 · R19 · R18 · C20 · C21]。再乘末级 RC：1/(1+s · R17 · C19)。

推荐值计算：f0≈0.968Hz，Q≈0.709；原网络 f0≈9.675Hz。末级 RC 约 159.15Hz。截止频率降低约 10 倍，低频响应也相应变慢；理想二阶阶跃达到并保持约 1% 误差带需约 1.2 秒，整机锁定时间由控制算法共同决定。

07 固件必须配合，不能仅靠改电容解决

TIM2_CH1 / PA0：边沿对齐，PSC=0，ARR=65535，开启 CCR 预装载并在周期边界更新。若实际 fTIM=170MHz，则 fPWM≈2593.994Hz；时钟树改变后须重算。约 4.096V 满量程下，单码步进为 62.5uV。

不要设置完整 32 位周期：此时载波约 0.0396Hz，约 1Hz 的新滤波器仍会放行它。也不要把 32 位 CCR 软件变量等同于 32 位模拟输出精度。

若需细分，先验证 16 位基础输出，再使用逐周期误差累加抖动或噪声整形。相邻 CCR 码按比例分配，不能粗暴地每秒切换。扩展 4 位时最长典型重复周期为 16 个载波周期（约 6.17ms）；扩展 8 位可能出现约 10.13Hz 的重复分量，需检查低频纹波。不能承诺 24 位有效精度。

08 上板验证与调整顺序

1. 核对实际 OCXO 型号、VCTRL 范围、输入阻抗和 Hz/V 灵敏度；确保 0～4.096V 的可用子区间能覆盖标称频率。避免使用贴近电源轨的极端占空比。

2. 固定 25%、50%、75% 占空比，测量 U10 幅度、PWM 频率及 VCTRL 均值；观察纹波与温漂。理想 50% 均值为 2.048V。

3. 做小幅占空比阶跃并记录建立时间，再闭合 GPS 时间误差环路。首轮把控制带宽置于模拟滤波截止频率以下，例如不高于 0.05Hz，随后按稳定性及收敛时间调整。

4. 纹波要求按目标倒推：频率纹波 df≈Kv · dV。使用合适的低噪声测量手段检查调谐电压及 OCXO 相位/频率；普通示波器不能据其噪声底验证亚微伏精度。

09 依据与边界

现有 OCXO.kicad_sch 的连接和标称值；Carsten Andrich v2 参考原理图第 3 页。参考设计前级是 AD5542A DAC，本建议针对替换成 PWM 后的适配。未实施 ERC、器件级 SPICE 或实板测量；参数是可验证的设计起点。

STM32G431 数据手册
OPA388 数据手册
SN74LVC1T45 数据手册