# TPS61023DRLR：3.3 V 升压至约 5.2 V

GPSDO / 保留 ISL55110 / 3.3 V 输入 / STM32 软件使能 / 接线设计图

## 01 / 升压与使能主电路

初步按 5.2 V / 200 mA 负载设计；需样板验证




VOUT = 0.595 × (1 + 77.4k / 10k) = 5.2003 V（PWM 典型值）

+5V2_DRV 只供驱动支路；不可与原 +5V 并接。芯片内部同步整流，无需外接肖特基二极管。

# 负载接法、元件规格与 STM32 启动流程

GPSDO / 保留 ISL55110 / 3.3 V 输入 / STM32 软件使能 / 接线设计图

## 02 / ISL55110 供电局部图

## 03 / 外围选型与布局

| | |
|---|---|
| L1 | 1uH，屏蔽型；初选 Isat ≥ 5A、Irms ≥ 1.5A；按启动/故障电流复核 |
| C1 / C2 | 10uF：0805 X5R/X7R，3.3V 下有效 ≥ 4.7uF；100nF：0402 |
| C3 / C4 | 各 22uF：0805/1206 X5R/X7R；5.2V 下合计有效容量 ≥ 10uF |
| R1 / R2 / R3 / R4 | 0402；R3、R4 用 0.1%。反馈从输出电容正端安静取样 |

## 04 / 控制与验证

启动：GPIO 先置低 → 初始化 → 3.3V 稳定后延时（初选 20ms）→ EN 拉高 → 确认 VH 稳定。

欠压/重启：启用合适 BOR；EN 关断不会主动放空输出电容，快速重启需检查 VH 残压与时序。

布线：C3/C4 紧靠 VOUT/GND，缩小高频回路；电感和 SW 远离 TDC、GNSS 与调谐电压。