
GPSDO Skill 模块化摆位复核

本次仅重新摆放元器件。157 个器件全部在正面；保留两个 OCXO 的相对位置及互斥装配、四个安装孔、底边两个 SMA、左侧 Type-C、上方 GNSS，以及 OCXO 上方的 RF 监测模块。

方法：kicad-pcb-placement 的几何自检与逐引脚搜索；pcb-plan
提取及核对规划约束。外围件按真实引脚、网络和模块区域归属，未采用通用规划器的错误跨模块归属。位号、数值隐藏。



检查：几何自检最大焊盘误差 0.0000 mm；没有额外封装本体碰撞；焊盘 UUID、网络及器件数量一致。走线、过孔、铜区均为 0。DRC 保留原有 16 项：USB 封装内部孔间距 4 项、库一致性 4 项、OCXO 重叠丝印 6 项、USB 板边丝印 2 项。

重跑提示：relayout.py 从基线生成候选摆位，会替换候选器件位置；apply_candidate.py
才写回工程。后续手工微调后，应先同步配置再重跑。板厂叠层、阻抗、时序和热性能尚需在布线及实物阶段验证。

关键距离与剩余目标

距离均为器件相关焊盘中心到指定芯片引脚中心的直线距离，并非铜线长度。目标值是本项目的摆位优化目标，结合封装尺寸设置，不代表制造商保证值。97 项精确引脚目标中，达到目标的数量由 27 项提升到 79 项。

器件 / 用途	原距离 mm	新距离 mm
C74 / 升压输出电容	2.625	1.354
C48 / 输出驱动 VH 去耦	1.609	1.115
C9 / TDC VREG 电容	3.003	1.904
C14 / MCU VDD 去耦	2.067	1.200
C15 / MCU VDDA 去耦	2.882	1.711
C32 / MCU VDD 去耦	5.105	1.200
C33 / MCU VBAT 去耦	8.506	1.533
C7 / GNSS 电源去耦	3.197	1.700
C8 / GNSS 备份电源电容	4.318	2.045

仍有以下 18 项未严格达到自定义目标。四项仅超出目标不到 0.01 mm，属于搜索网格/保存精度边界；其余主要受封装本体间距及相邻器件限制，保留为后续布线时可微调的项目。

芯片	外围件	目标 mm	实际 mm
U14	R26	2.00	2.398
U14	R30	2.00	2.392
U14	C36	2.50	2.827
U16	R32	2.00	2.392
U16	R33	2.00	2.409
U16	C40	2.50	2.827
U13	C46	1.50	1.501
U1	C12	1.50	1.500
U6	R3	3.00	3.490
U2	C4	1.50	1.500
U9	C17	3.00	3.000
U9	R18	2.50	2.882
U9	R17	2.50	3.000
U11	C28	3.00	3.300
USB1	R11	3.00	3.266
U18	R43	2.50	2.990
U18	R44	2.50	3.260
U3	R16	3.00	3.200

依据：TI TPS61023 §10.1、TPS7A52 §10.1、TDC7200 §10-11，以及 Renesas ISL55110 Bypassing / Output Damping。完整引脚、目标及前后坐标记录保存在同目录布局工程的 recipe_audit.json 中。