

74HCT07 干扰机理分析

对象：I2C_PCIE1751 EVAL Board (REV01) 的 U1 | 故障：DS2482-100 对全部 112 个 I²C 地址无应答 | 日期：2026-09-20

1. 结论摘要

根因：U1 的料号不符。板上标称

74HCT07（集电极开漏）的器件，实测输出为推挽结构。开漏总线因此失去“线与”特性，从机无法拉低 SDA，导致每一个 ACK 位都被判为 NACK。

结论	依据
拆除 U1 后，同一块板、同一颗 DS2482 立即应答 0x30	实验证实
U1 的输出为推挽，而非开漏	脱离 PCB 的面包板独立验证：输入置高、输出经 1 k Ω 接地，实测 4.960 V（真开漏应为约 0 V），反推输出阻抗约 44 Ω
推挽输出在 ACK 时刻与 DS2482 的下拉对冲，使从机无法拉低 SDA	机理与全部现象一致，见第 3 节
更换新片无效	两片同批，行为一致——并非器件损坏，而是整批料不对

排查前期曾推断为“器件损坏”，后被新片替换实验推翻。最终定性为料号不符，验证数据见第 5 节。

2. 定位过程：三次对照实验



① 与 ② 对比：问题在 PCB 上，不在芯片

② 与 ③ 对比：PCB 上的干扰源就是 74HCT07

图 1 三次实验只改变一个变量。实验 ① 证明 DS2482 本身完好；② 证明把它放回 PCB 就失效；③ 在不更换任何器件的前提下仅移除 U1，故障立即消失。三者构成完整的因果链，定位到 U1。

3. 干扰机理

74x07 属于集电极开漏（open-drain）缓冲器，其输出级只有一只下拉 NMOS，没有上拉管。正常情况下输入为 1 时 NMOS 关断，输出呈高阻，总线电平完全交给外部上拉电阻和总线上的其它器件决定——这正是 I²C “线与”机制的前提。




图 2 左为正常的开漏输出级；右为损坏后出现寄生上拉通路的情形。一旦输出在“应当高阻”时仍被拉向 VCC，该引脚就从“开漏”退化成了“推挽”，总线失去线与特性。

对 I²C 通信而言，这一退化只在特定时刻才暴露出来：

时刻	正常的 74HCT07	损坏后（输出驱动高）
主机发送数据位 0（2Y 拉低）	2Y 拉低，SDA = 0	2Y 拉低，SDA = 0（无差别）
主机发送数据位 1（2Y 释放）	高阻，上拉使 SDA = 1	驱动高，SDA = 1（无差别）
ACK 时刻：主机释放，从机拉低	高阻，DS2482 顺利把 SDA 拉低，主机读到 0 = ACK	驱动高与 DS2482 的下拉对冲，SDA 被撑住，主机读到 1 = NACK
读数据位（从机驱动 SDA）	从机可自由控制 SDA	从机无法拉低，读出恒为 0xFF

ACK 时刻：主机释放 SDA，DS2482 拉低以示应答




图 3 ACK 时刻的对冲。前两行动作因为方向一致而看不出任何异常，只有当“总线需要由别人拉低”时故障才显现——而这恰恰是 I²C 协议中每个字节都要发生一次的动作。

4. 为何此前所有测试都未能发现

这是本次排查耗时最长的原因：“输出驱动高”与“输出高阻”在静态测量下完全一致。

已做过的测试	当时的结论	为何漏掉了这个故障
SDA 回环自检（释放=1 / 拉低=0 / 再释放=1）	通过	拉低是 2Y 自己完成的，不存在冲突；释放读到 1——驱动高读到的同样是 1
万用表测 SCL / SDA 空闲电平 = 5 V	正常	上拉到 VCC 是 5 V，被驱动到 VCC 也是 5 V，两者无法区分
SCL / SDA 方波，在 U2 引脚实测跳变	通路正常	主机自己驱动的波形，不涉及“被外部器件拉低”
SCL 高速翻转 74553 Hz，读到半电源电压	通信速度下正常	同上，仍是主机单向驱动
U2 pin4 与 pin5 = 4.38 kΩ、pin5 与 SDA_OUT = 12.21 kΩ	焊接与网络均正常	断电测量，无法反映有源器件的行为
逐位写 / 回读全部一致	SDA 电平正确	读回的是主机自己驱动的值

共同点：所有测试中都没有“由第三方器件拉低总线、再观察主机能否感知”这一步，而这正是 ACK 的本质。排查后期加入的「SDA 外部拉低测试」正是为封堵此盲点而设计。

5. 验证过程与结果

验证项	条件	结果
新片替换	焊接新的 74HCT07，J1 先供 5 V 再插 PCIE-1751（规避上电顺序风险）	仍不通。推翻"器件损坏"假设，指向整批料的问题
在板电阻分压	拔掉 SCSI 线（1A/2A 由 R3/R4 上拉至 5.18 V），1 kΩ 自 SCL 接地	实测 4.95 V（若输出高阻，仅 R1 分压应为 1.62 V）
脱离 PCB 独立验证	VCC = 5 V、GND 接地、其余输入接地、1A 接 5 V、1Y 经 1 kΩ 接地	实测 4.960 V，输出阻抗约 44 Ω，确认为推挽输出

验证方法的关键在于输出端不接上拉。只有在没有上拉的条件下，"高阻"与"驱动高"才会表现出约 0 V 与约 5 V 的巨大差别。这正是本次排查长期未能区分二者的原因——板上始终有 R1/R2 上拉存在，两种状态下测得的电压完全相同。关于 GND 的提醒：独立验证时若遗漏芯片的 GND 引脚，电流会经"VCC → 芯片内部 → 输出 → 负载电阻 → 地"形成寄生回路，读到约 3.3 V 的中间值，该读数无任何意义。本次验证中曾出现此情况，补接 GND 后方得到有效数据。

6. 附带发现的设计隐患：双电源域上电顺序

本次故障的根因是料号不符，与下述问题无关。但排查过程中发现 REV01 存在一处独立的设计隐患，应在 REV02 中一并解决。

REV01 中 U1 由 J1 独立 5 V 供电，而它的输入（1A / 2A）来自 PCIE-1751，二者属于两个互相独立的电源域。当出现下述上电顺序时会形成风险：

步骤	状态	后果
先开启工控机	PCIE-1751 上电，P2_6 / P2_7 输出 0 或 5 V	—
此时 J1 尚未供电	U1 的 VCC = 0 V，而输入脚上存在 5 V	输入端 ESD 保护二极管正偏导通
电流路径	输入脚 → 保护二极管 → VCC 网络 → 负载	轻则器件异常，重则门锁或永久损伤

这属于典型的 partial power-down 问题。由于每次"先开机、后给验证板供电"都会重演一次，损伤具有累积性且不易察觉。本次虽未造成实际故障，仍建议在 REV02 中消除。

7. REV02 改进建议

措施	说明	推荐度
U1 输入端串 100 Ω ~ 1 kΩ 限流电阻	将 VCC 缺失时经保护二极管灌入的电流限制在安全范围。改动最小，对 kHz 级的 I²C 时序无任何影响	★★★
改用具备 I_off 特性的器件	如 74LVC1G07 等，掉电时输入呈高阻，专为混合电源域设计。需核对电平与封装	★★☆
取消独立供电，统一由板卡取电	从根本上消除双电源域。需核算 PCIE-1751 的 +5 V 余量（pin 34/68 合计 0.5 A，本板峰值约 10 mA，余量充足）	★★☆
为 SCL 增加回读通道	现设计中 SCL 无回读，软件无法自检，只能依赖万用表。若 74HCT07 尚有空闲通道，可再用一路把 SCL 引回板卡的一个输入脚	★☆☆

8. 来料检验方法（针对本次根因）

开漏 / 集电极开路器件的输出类型无法从外观、丝印或万用表的常规测量中识别，必须用下述方法逐批抽检。成本几乎为零，但正是本次踩坑的直接对策。

步骤	接法
1. 供电	VCC 接 5 V，GND 必须接地（遗漏会读到无意义的中间值）
2. 未用引脚	所有未用输入脚接 GND，避免 CMOS 输入悬空
3. 被测通道	输入脚接 5 V（即"释放"状态）
4. 负载	输出脚经 1 kΩ 接 GND，不得加任何上拉
5. 判读	输出约 0 V = 真开漏，合格；输出约 5 V = 推挽，退货

采购时应确认数据手册明确标注 open-drain / open-collector output，并优先选择 TI、NXP、Toshiba、Diodes 等厂商的正规代理渠道。本次问题批次标记为 ST「74HCT07 / 0AA709」，同批剩料应全部隔离，不得用于其它产品。

9. 经验沉淀

对开漏总线而言，“能拉低”与“能释放”必须分别验证。本次所有测试都只覆盖了前者，导致一个输出级损坏的缓冲器在长达数十项测量中始终“表现正常”。

可迁移的检验方法：在被测器件输出端不接上拉的条件下，输入置为“释放”，用一只下拉电阻观察输出电压。该方法可用于所有开漏 / 集电极开路器件的来料与故障检验，成本极低但判别力极强。