

PCIE-1751 GPIO 模拟 I²C 验证板 · 设计说明

版本 v1.3 | 连接方式：PCL-10168 线缆 + ADAM-3968 端子台 | 目标链路：PCIE-1751 DIO → 软件模拟 I²C → DS2482-100 → 1-Wire → DS2431

1. 设计目的

用最小电路验证一条完整链路：PCIE-1751 的三个普通 DIO 引脚（P2_6 / P2_7 / P0_2）经软件位操作模拟 I²C 主机，驱动 DS2482-100 桥接器，再经 1-Wire 总线读出 DS2431 的 64 位 ROM 与存储器内容。板卡侧沿用 H-9220 背板已在用的三个引脚，验证结论可直接迁移回背板。

2. 设计依据与要解决的问题

现有背板（H-9220 REV07）的故障：SDA 总线高电平实测仅 1.9 V，通信偶尔成功但不可靠。根因是 SCL(P2_6) 与 SDA_OUT(P2_7) 同处 Port 2 高半字节，而 PCIE-1751 的方向按半字节配置，导致 SDA 无法在保持 SCL 可控的前提下切换到高阻。软件只能让 P2_7 常驻输出态、用「输出 1」代替「释放」，于是每个 ACK 位和读数数据位都发生推挽输出与 DS2482 开漏下拉的正面对冲，节点被拽到 1.9 V —— 低于 DS2482 的 V_{IH} (3.5 V)，也落在板卡输入的灰区(0.8~2.0 V)。

本验证板的对策：用 74HCT07 六路集电极开漏缓冲，把板卡的推挽输出转换成真正的开漏驱动。板卡侧三个引脚从此全程保持固定方向，不再需要任何方向切换，半字节冲突和电平对冲同时消失。




图 1 推挽直连（现状）与开漏缓冲（本方案）的对比。推挽输出与从机的开漏下拉是两个都在主动驱动的源，只能靠分压定节点电压；换成开漏后总线上只剩「拉低」和「释放」两种动作，高电平由上拉电阻唯一决定。

3. 系统原理图




图 2 验证板原理图。三角形符号为 74HCT07 的开漏缓冲通道，输出端菱形表示集电极开漏。导线交叉处未画实心圆点即表示不相连（如 R2 与 SCL 的交叉）。去耦电容未在图中画出：C1(10 μ F) + C2(0.1 μ F) 置于 +5 V 入口，C3、C4(0.1 μ F) 分别紧贴 U1、U2 的电源脚；电源指示 D1 + R7(1 k Ω) 接在 +5 V 与 GND 之间。

74x07 为非反相开漏缓冲——输入 0 $\rightarrow$ 输出拉低；输入 1 $\rightarrow$ 输出高阻，由上拉电阻拉高。软件语义与直觉一致：写 0 = 占用总线，写 1 = 释放总线，无需取反。

4. 元件清单 (BOM)

位号	型号 / 值	封装	说明
U1	74HCT07	DIP-14 或 SOIC-14	六路集电极开漏缓冲，非反相。必须 HCT，不可用 HC
U2	DS2482S-100+	SO-8 (150mil)	I ² C 转 1-Wire 桥接器，2.9~5.5 V
U3	DS2431+	TO-92 (建议加插座)	1024 位 1-Wire EEPROM，2.8~5.25 V
R1, R2	2.2 k Ω	0805	SCL / SDA 上拉至 +5 V (与背板取值一致)
R3, R4	10 k Ω	0805	U1 输入端上拉，防排线未插时输入悬空
R5	4.7 k Ω	0805	U1 的 3Y 开漏输出上拉 (回读通路必需)
R6	1 k Ω	0805	1-Wire 上拉，留焊盘不焊 (NF)，见 6.5
R7	1 k Ω	0805	电源指示灯限流
C1	10 μ F / 16 V	0805 或钽电容	+5 V 入口储能
C2, C3, C4	0.1 μ F	0805	分别置于 +5 V 入口、U1、U2 的电源脚旁
D1	LED (任意色)	0805	电源指示
J1	5 位接线端子 / 排针	2.54 mm	接 PCIE-1751
J2	4 位排针	2.54 mm	逻辑分析仪测试点

5. 连接表

5.1 J1 — 与 PCIE-1751 的连接

J1 脚	信号	端子板端子号 (= SCSI-68 引脚)	PCIE-1751 端口位	方向 (板卡视角)
1	+5V	pin 34 (或 68)	—	供电，两脚合计 0.5 A
2	GND	pin 27 (或 9/18/43/52/61)	—	共地
3	SCL_OUT	pin 25	P2_6	固定输出
4	SDA_OUT	pin 26	P2_7	固定输出
5	SDA_IN	pin 3	P0_2	固定输入

三个信号引脚与 H-9220 背板现有接线完全一致，验证结论可直接迁移。ADAM-3968 端子台的端子编号与 SCSI-68 引脚号一一对应，接线前请核对端子台丝印上的数字。

5.2 U1 74HCT07 — 六路开漏缓冲

引脚	名称	连接	说明
1	1A	J1.3 (P2_6)，并经 R3 10k 上拉至 +5V	SCL 驱动通道输入
2	1Y	SCL 总线，并经 R1 2.2k 上拉至 +5V	开漏输出
3	2A	J1.4 (P2_7)，并经 R4 10k 上拉至 +5V	SDA 驱动通道输入
4	2Y	SDA 总线，并经 R2 2.2k 上拉至 +5V	开漏输出
5	3A	SDA 总线	SDA 回读通道输入
6	3Y	J1.5 (P0_2)，并经 R5 4.7k 上拉至 +5V	开漏输出，送回板卡
9, 11, 13	4A, 5A, 6A	GND	未用通道，CMOS 输入不可悬空
8, 10, 12	4Y, 5Y, 6Y	悬空	未用通道输出
7	GND	GND	—
14	VCC	+5V，旁路 C3 0.1 μF	—



图 3 74HCT07 引脚使用一览 (DIP-14 顶视图，缺口朝上)。蓝色为使用中的引脚，灰色为未用通道——其输入端必须接 GND，CMOS 输入悬空会导致输入级贯通电流与状态不定；未用通道的输出端保持悬空即可。

5.3 U2 DS2482-100 (SO-8) 与 U3 DS2431 (TO-92)

器件	引脚	名称	连接
U2	1	VCC	+5V，旁路 C4 0.1 μF
U2	2	IO	1-Wire 网络 → U3.2；R6 (1k 上拉) 留焊盘不焊
U2	3	GND	GND

器件	引脚	名称	连接
U2	4	SCL	SCL 总线
U2	5	SDA	SDA 总线
U2	6	PCTLZ	悬空 (不使用外部 MOSFET 强上拉)
U2	7	AD1	GND
U2	8	AD0	GND → 7 位从机地址 0x18 (写 0x30 / 读 0x31)
U3	1	GND	GND
U3	2	IO	1-Wire 网络 → U2.2
U3	3	N.C.	悬空

引脚定义已核对 Maxim 数据手册：DS2482-100 SO-8 为

1=VCC、2=IO、3=GND、4=SCL、5=SDA、6=PCTLZ、7=AD1、8=AD0；DS2431 TO-92 为 1=GND、2=IO、3=N.C.。

6. 关键设计说明

6.1 为什么必须用 74HCT07 而不是 74HC07

PCIE-1751 是 TTL 输出， V_{OH} 最低仅 2.4 V。74HC 系列在 5 V 供电下要求 V_{IH} 不低于 3.5 V，接不了；74HCT 系列是 TTL 兼容门限， $V_{IH} = 2.0 V$ ，可以可靠识别。

6.2 为什么用 07 而不是 05

74x05 是反相开漏，74x07 是非反相开漏。选 07 可使软件逻辑与总线电平同相，避免取反带来的心智负担和出错。

6.3 R3 / R4 为什么上拉到 +5 V 而不是下拉

CMOS 输入不可悬空。上拉至 +5 V 时，排线未插或板卡未上电的情况下 U1 输出为高阻，I²C 总线被 R1/R2 拉高，正好是总线空闲态，对 DS2482 安全；若改为下拉，未插线时总线会被死死拉低。

6.4 R5 为什么不能省

3Y 是开漏输出，必须有上拉才能输出高电平。虽然 PCIE-1751 每个 DIO 脚内部已有 10 kΩ 上拉至 +5 V，但不应依赖该特性：本板自带 4.7 kΩ 后上升沿更快、电平更确定。二者并联约 3.2 kΩ，74HCT07 拉低时灌 1.4 mA，远低于其 4 mA 能力。

6.5 1-Wire 线为什么不加上拉电阻

DS2482-100 的 IO 引脚内置可编程的无源/有源上拉，其数据手册 (Rev 7, 8/08) 已明确「删除了典型工作电路中的 1-Wire 端接电阻」。因此 R6 默认不焊，仅保留焊盘；若实测 1-Wire 上升沿过缓或存在长线，再补焊 1 kΩ。

6.6 74HCT07 是单向器件，为什么能驱动双向的 SDA

74HCT07 的每一路都是单向的：输入 A、开漏输出 Y，信号只能 A → Y。本设计并不需要双向器件，因为 SDA 的双向性是用两路独立的单向通道拼出来的——CH2(2A→2Y) 负责「板卡驱动总线」，CH3(3A→3Y) 负责「总线送回板卡」。二者挂在同一 SDA 节点上互不干扰：CH2 是开漏输出，释放时呈高阻；CH3 是 CMOS 输入，只监听不驱动。

更本质地说，I²C 的双向性本来就由「开漏 + 上拉」的线与机制提供，而不是由缓冲器提供：SDA 上真正能主动动作的只有 CH2 的下拉管与 DS2482 的下拉管，任何一方拉低，各方都读到低电平。这个拓扑之所以成立，正是因为背板已把 SDA 拆成 SDA_OUT 与 SDA_IN 两个板卡引脚，两个方向在板卡侧本就是分开的。

只有当板卡仅用一个 DIO 引脚收发 SDA 时，才需要 PCA9306 一类的双向器件，或带方向控制脚的

74LVC1T45 (还须再占用一个 DIO 控制方向)。在 I²C

上使用自动方向检测型的双向缓冲反而有锁死或振荡的风险，因此当前的分脚拓扑配单向缓冲更简单可靠。

6.7 电平与供电

PCIE-1751 (5 V TTL)、74HCT07 (5 V)、DS2482-100 (2.9~5.5 V)、DS2431 (2.8~5.25 V) 全部工作在 5 V，无需任何电平转换。

7. 电流预算

项目	电流	说明
74HCT07 静态	< 10 μA	CMOS

项目	电流	说明
DS2482-100 工作	~1 mA 量级	含 1-Wire 操作
电源指示 LED	~3 mA	$R7 = 1\text{ k}\Omega$
SCL 拉低时	2.1 mA	$(5 - 0.4) / 2.2\text{ k}\Omega$
SDA 拉低时	2.1 mA	$(5 - 0.4) / 2.2\text{ k}\Omega$
SDA_IN 回读拉低时	1.4 mA	$R5\ 4.7\text{ k}\Omega$ 与板卡内部 $10\text{ k}\Omega$ 并联
峰值合计	< 10 mA	板卡 +5 V 可供 0.5 A，余量充足

对照：74HCT07 每路开漏输出的灌电流能力约 4 mA，上表中各路均在能力之内；DS2482 拉低 SDA 时只需灌 2.1 mA，相比背板现状（等效上拉 $1.53\text{ k}\Omega$ 、需灌 3.0 mA）恢复了余量。

8. 分层验证步骤

每一步都应在上一步通过后再进行，便于把故障锁定在最小范围。

步骤	操作	预期结果
1) 上电	仅接 +5V / GND，不运行软件	LED 亮；SCL、SDA 静态电压均约 5 V。此步即可证明 1.9 V 问题已消除
2) 输出通路	软件将 P2_6 / P2_7 分别写 0 与 1	SCL、SDA 在约 0.2 V 与约 5 V 之间干净切换
3) 回读通路	手动把 SDA 短接到 GND，再松开	P0_2 读回相应为 0 / 1
4) I ² C 应答	发送 START + 0x30（写地址）	ACK 位期间 SDA 被 DS2482 拉低，P0_2 读回 0
5) 桥接器	发 Device Reset (0xF0)，读状态寄存器	状态寄存器 RST 位置 1
6) 1-Wire 存在	发 1-Wire Reset (0xB4)，读状态寄存器	PPD（存在脉冲检测）位置 1
7) 读 ROM	1-Wire Read ROM (0x33)，读 8 字节	首字节为家族码 0x2D，末字节 CRC8 校验通过
8) 读存储器	1-Wire Read Memory (0xF0)，从地址 0x0000 起	读出 128 字节数据，与写入内容一致

9. 注意事项

9.1 与 PCIE-1751 的连接方式（已确定：端子板）

采用研华 PCL-10168 型 68 芯 SCSI 线缆，一端插板卡的 SCSI-68 母座，另一端插 ADAM-3968 端子台；再从端子台用 5 根导线接到本板 J1。端子台编号与 SCSI-68 引脚号一致，因此接线即为：端子 34 → J1.1(+5V)、端子 27 → J1.2(GND)、端子 25 → J1.3(SCL_OUT)、端子 26 → J1.4(SDA_OUT)、端子 3 → J1.5(SDA_IN)。

9.2 端子台到验证板的导线建议 24~26 AWG 多股软线，长度尽量短（30 cm 以内），并让 SCL、SDA 两根信号线各自贴近一根 GND 走线。通信速率在 kHz 量级，对线缆本身无特殊要求，但不要与继电器、电机等强干扰线束捆在一起。

9.3 U1 建议采用 DIP-14 加插座，便于在验证阶段更换或改接。

9.4 U3 建议加 TO-92 插座，便于更换不同 DS2431 样品、核对各自唯一的 ROM ID。

9.5 J2 测试点（SCL / SDA / 1-Wire IO / GND）务必保留，这是验证板最主要的价值——所有时序问题都要靠抓波形定位。

9.6 板卡跳线 JP1 决定热复位后端口是否保持上次状态。上电默认态下 PCIE-1751 端口为输入，U1 的输入端由 R3/R4 拉高、输出保持高阻，I²C 总线处于空闲态，对 DS2482 安全。

9.7 验证通过后，可将同样的 74HCT07 缓冲电路移植回 H-9220 背板 U31 与 J2 之间；背板侧 R35 / R36（ $2.2\text{ k}\Omega$ ）可继续沿用，无需改动 SCSI-68 的三个引脚分配。