

CH1 测频方案 B 修订版：去耦移到背面，AUX 全程顶层

把挡在 AUX 引脚上方的 C1037_1、FB1000_1、C1040_1 翻到背面，腾出顶层通道。AUX_P/N 从 pin1、pin2 引出后**全程走顶层、不打过孔，拐角全部为 45°**，接到 RF3、RF4；主输出 CH1_P/N 保持原样。本文替代上一版方案 B (In2 内层走线)。走线已在 PCB 副本上画出并通过 DRC，原工程没有改动。标 **推断** 或 **待确认** 的结论，没有直接依据或还需要进一步核对。

工程	Thunderscope_Rev5.3_CH1
器件	U1008_1 · LMH6518
手册	ZHCSP6E (2024-07 修订)
验证	kicad-cli 10.0.4 DRC (副本)
日期	2026-09-15
状态	方案草稿 · 尚未改图

结论

1 AUX 零过孔，DRC 已验证

两根线在顶层全程保持 0.13 mm 间距，拐角全部 45°（程序检查最大转角 45°），与其他网络最近 0.19 mm。线宽和网络类规则与 OUT_P/N 完全相同，不新增规则。在副本上跑 DRC：**违规项 42 条，类型和数量都与改动前相同**；AUX 的 4 个未连接项全部消除。

2 只动三个件，就近去耦保留

真正挡路的只有 C1037_1、FB1000_1、C1040_1。C1036_1、C1038_1、C1039_1 在 pin3、pin4 左侧，留在顶层原位，仍经 +VPGA 铺铜直连引脚。离引脚最近的电容焊盘仍是 0.43 mm，和原设计相同。

3 比上一版少了三项代价

不再切 In2 电源铺铜，不再需要 0.15 mm 的极限间距，C1037 也不用绕线接地。代价是这三个件变成背面贴装（板背面本来就有贴片件），+5V 馈电过孔要挪位置，J3_1、J4_1 仍需删除。

三种做法对照

项目	上一版方案 B · 走 In2	本修订版 · 搬 3 个件	整块搬到背面	结论
AUX 过孔	4 个	0	0	修订版
In2 电源铺铜	让出一个角	不动	不动	修订版
最紧间距（异网络）	约 0.15 mm	0.19 mm	约 0.18 mm	修订版
pin3/pin4 就近去耦	顶层，C1037 绕线接地	C1036、C1038、C1039 仍在顶层	全部隔着过孔	修订版
背面新增元件	无	3 个	6 个	上一版
网络类规则	新建 FE_AUX_Diff	不新增，与 OUT_P/N 相同	同修订版	修订版
AUX 线长 P / N	25.7 / 24.5 mm	29.2 / 28.1 mm	约 30 / 29 mm	都可忽略

三种做法都验证过 DRC。整块搬到背面同样能走通，但 C1036、C1038、C1039 本来就不挡路，全部搬走只会让去耦多隔一层过孔（按 1.5 mm 板厚估算，每个过孔约 1.35 nH **推断**），所以不推荐。

➡ PGA 周边：顶层与背面（按 PCB 坐标生成，按比例）

- 新增 AUX 走线（顶层）
- 新增 VCM_AUX 走线（虚线为 In3）
- 新增背面 +VPGA
- 新增背面 +5V
- 新增背面 GND
- 顶层 +VPGA 铺铜（保留）
- 移到背面的元件
- 新增过孔
- ⊘ 删除的过孔
- 原顶层位置
- 删除的 J4_1（背面）




图 1 顶层。AUX 从 pin1、pin2 向上引出，斜向右上进入板边通道（顶层禁止走线带下沿 y = 59.8）。pin3、pin4 经 +VPGA 铺铜接 C1036、C1038、C1039，再经两个过孔接背面。




图 2 背面，从顶面透视、未镜像，坐标与图 1 一致。FB1000 的 +VPGA 端和 C1037 接到同一对 +VPGA 过孔；+5V 端经两个新过孔接 In2 的 +5V 铺铜。

最紧的几处（程序按铜皮几何计算）	边到边	说明
AUX_R_N 与 GND 过孔 (139.751, 60.054)	0.19 mm	板边通道里最紧的一处，是与其他网络的最小间距
AUX_P 与 N 之间	0.13 mm	全程一致，斜段也保持耦合
CH1_AUX_P 与 RF3 GND 焊盘	0.26 mm	RF 座入口处
AUX_R_N 与 +VPGA 过孔 (134.15, 63.20)	0.36 mm	pin2 引出段

➤ 全程走线与去耦对比




图 3 顶层全程。AUX 在 RF1 上方沿板边向右，在 $x \approx 143.5 \sim 144.8$ 处以 45° 切角转向下，经 R52_8、R97_8 接 RF3、RF4，不与 CH1_P/N 交叉。下方隔 0.11 mm 介质就是 In1 整层地。

路径分段

段	走向	约长 (N)
引出	pin1、pin2 向上约 0.6 mm，转 45° 斜向右上	5.0 mm
板边通道	$y = 60.51 / 60.77$ ，向右到 $x = 143.61 / 143.50$ 。上方是禁止走线带，下方是 RF1	5.9 mm
45° 切角	外侧 N 切角边长 1.15 mm，内侧 P 边长 1.00 mm，斜段中心距保持 0.257 mm	1.6 mm
右侧下行	$x = 144.76 / 144.50$ 向下到 $y \approx 74$ ，在 RF1、RF2 与 J3 之间	12.5 mm
$0\ \Omega$ 与 RF 座	R97_8、R52_8 竖放，pad2 接 RF4、RF3 的 pad4；CH1_AUX_P 下行后同样用 45° 转向 RF3	3.1 mm

总长 P 29.2 mm、N 28.1 mm，长度差 1.1 mm，按表层约 5.6 ps/mm 计约 6 ps。LMH6518 上升时间约 460 ps，不需要绕等长。

+VPGA 去耦：改动前后

元件	原位置 (顶层)	修订版	与 pin3/pin4 的连接
C1036_1 $1\ \mu\text{F}$	(132.93, 63.23)	不动	+VPGA 铺铜直连，焊盘距 pin4 0.43 mm
C1038_1 $1\ \mu\text{F}$	(132.93, 62.23)	不动	+VPGA 铺铜直连
C1039_1 $10\ \mu\text{F}$	(133.46, 60.98)	不动	+VPGA 铺铜直连
C1037_1 $1\ \mu\text{F}$	(134.83, 63.23)，焊盘距 pin3 0.43 mm	背面 (133.35, 62.45)	经 2 个 +VPGA 过孔；GND 端接现有过孔 (131.801, 62.279)
FB1000_1	(134.85, 62.21)	背面 (136.70, 63.35)	+VPGA 端经 2 个过孔进顶层铺铜
C1040_1 $10\ \mu\text{F}$	(136.53, 62.23)	背面 (137.80, 60.55)	在磁珠的 +5V 侧，不在 PGA 的高频回路里

不变	离引脚最近的电容焊盘仍是 0.43 mm：原来是 C1037 对 pin3，现在是 C1036 对 pin4。
变差	最近电容的 GND 端到最近 GND 过孔，由约 0.7 mm 变为约 1.2 mm；原来紧挨 C1037 的 GND 过孔 (135.876, 63.704) 被删除。
备注	手册 7.3 节推荐在 pin3、pin4、pin12 放 $0.01\ \mu\text{F}$ 低 ESR 陶瓷电容；原设计用的是 $1\ \mu\text{F}$ ，本方案不改容值。

改动清单

顺序：原理图 → ERC → 从原理图更新 PCB → 按下表改布局布线 → 重新铺铜 → DRC。坐标单位 mm，取自 PCB 文件，验证副本就是按这些坐标改的。改图前请先在 KiCad 里保存并关闭工程（目录下有 .lck 锁文件）。

位置	对象	操作	说明
原理图与规则			
FE_Channel	U1008_1 pin16 VCM_AUX 接网络 VCM	加连线	理由见第 5 页
FE_Channel	J3_1、J4_1 (UFL, DNP)	删除	J4_1 背面焊盘压在 VCM_AUX 过孔位置上，而且本身是挂在 OUT_R_P/N 上的短截线
网络类	不改。AUX 与 OUT 各段规则——对应：0 Ω 之前 AUX_R_P/N 与 OUT_R_P/N 同为 Default；0 Ω 之后 CH1_AUX_P/N 与 CH1_P/N 同为 FE_100Z_Diff（由现有 /CH1_* 规则匹配）	不改	两路线宽都是 0.127 mm。上一版的 FE_AUX_Diff 不再需要
PCB • 删除			
U1008 右上	GND 过孔 (135.876, 63.704)、(137.051, 63.754)	删除	原来给顶层 C1037、C1040 接地，件搬走后不再需要；留着会压在背面 FB1000 焊盘上
U1008 右上	+5V 过孔 (135.376, 60.754)、(135.376, 61.579)；顶层 +5V 小铺铜 (x 134.98~137.03, y 60.50~62.54) ； FB1000 pad1 处的 +VPGA 短线头	删除	过孔正好在 AUX 路径上
主输出	J3_1、J4_1 连同 OUT_R_P/N 上 2 个过孔 (137.056, 66.026)、(137.076, 66.599) 和 7 段背面短线	删除	顶层主输出走线保持连续
PCB • 元件移到背面			
C1037_1	背面 (133.35, 62.45)，180°：+VPGA 焊盘 (133.81, 62.45)，GND 焊盘 (132.89, 62.45)	翻面	角度为 KiCad 中背面元件显示的值；翻面后请核对焊盘网络与左列一致
FB1000_1	背面 (136.70, 63.35)，0°：+VPGA 焊盘 (136.25, 63.35)，+5V 焊盘 (137.15, 63.35)	翻面	
C1040_1	背面 (137.80, 60.55)，0°：GND 焊盘 (137.075, 60.55)，+5V 焊盘 (138.525, 60.55)	翻面	
PCB • 新增过孔与背面走线（过孔 0.4064 / 0.2032，背面线宽 0.254）			
过孔	+VPGA (134.15, 63.20)、(134.15, 62.60)；+5V (138.30, 61.90)、(138.30, 62.60)；VCM (137.10, 65.00)	新增	+VPGA 过孔落在顶层 +VPGA 铺铜里；+5V 过孔落在 In2 的 +5V 铺铜里
背面 +VPGA	两个 +VPGA 过孔互连；C1037 +VPGA → (134.15, 62.45) → (134.15, 62.60)；FB1000 +VPGA → (134.15, 63.20)	新增	
背面 +5V / GND	FB1000 +5V → (138.30, 62.60)；C1040 +5V → (138.30, 61.90)；C1037 GND → (131.801, 62.279)；C1040 GND → (137.301, 62.304)	新增	两个 GND 过孔都是现有的
PCB • 顶层走线（线宽 0.127）			
AUX_R_N	pin2 (134.626, 64.2) → (134.626, 63.600) → (137.716, 60.510) → (143.607, 60.510) → (144.757, 61.661) → (144.757, 74.2) → R97_8 pad1 (144.80, 74.60)	新增	两线中心距 0.257 mm，间距 0.130 mm；所有拐角 45°，无直角
AUX_R_P	pin1 (135.126, 64.2) → (135.126, 63.463) → (137.822, 60.767) → (143.500, 60.767) → (144.500, 61.767) → (144.500, 73.60) → (143.85, 74.25) → R52_8 pad1 (143.85, 74.60)	新增	
R97_8、R52_8	移到 (144.80, 75.05)、(143.85, 75.05)，270°	移动	原来在板框外
CH1_AUX	R97_8 pad2 (144.80, 75.50) → RF4 pad4；R52_8 pad2 (143.85, 75.50) → (143.85, 76.10) → (144.529, 76.779) → RF3 pad4	新增	与 CH1_P/N 同为 FE_100Z_Diff；CH1_AUX_P 拐角为 45°
VCM_AUX	pin16 → (136.60, 65.579) → 过孔 (137.10, 65.00)；In3：→ (137.10, 67.25) → VCM 过孔 (137.337, 67.487)，线宽 0.127	新增	In3 段穿过 +3V3_PGA 铺铜，重新铺铜后自动避让

BOM 不变，只是 3 个件改为背面贴装。

信号完整性、偏置、电源与固件

阻抗

项目	数值	依据
表层差分	线宽 0.127 / 间距 0.130 mm，约 103 Ω 推断	F.Cu 到 In1 介质 0.1107 mm、εr 3.23，微带线闭式公式估算
参考平面	In1 整层 GND，全程连续	AUX 不换层，没有过孔残桩，也不跨电源分割
板边通道	AUX 距板边约 2 mm，外侧有一排 GND 过孔 (y = 59.054)	通道外沿到 GND 过孔 (139.751, 60.054) 为 0.19 mm

叠层参数沿用原 ThunderScope 工程（FR408HR）。如果换板厂生产，整板阻抗线宽都要按实际叠层重新计算。

待确认

VCM_AUX 接到 VCM

依据	手册测试条件是 VCM = VCM_AUX = 1.2 V；两个脚都是控制输入，偏置电流最大 ±10 nA，接在一起不增加负担。
好处	不增加元件，一个过孔加 In3 上约 2.6 mm 走线。
代价	AUX 的共模跟随 VCM。以后如果 ADC 通路需要改 VCM，测频接收端也要一起考虑。
备选	手册图 7-8 用独立分压：+5V 经 3.83 kΩ / 1.20 kΩ 得到约 1.19 V。本方案没有给它找位置，也没有验证。

前提：VCM 在 CH1 单板上仍没有驱动源（见接口图册第 9 页），要先补上 1.2 V 左右的基准，不能超过绝对最大值 2 V。

电源

项目	数值	来源
LMH6518 VCC (AUX 打开)	典型 210 mA，最大 225 mA	手册 5.5 节
比关闭 AUX 多	约 60 mA，+5V 上约 0.3 W	225 – 165 mA
FB1000_1 额定电流	要能长期承受 ≥ 225 mA	型号只写了 120 Ω@100 MHz 待确认
+5V 馈电	两个新过孔并联接 In2 的 +5V 铺铜	与原来两个馈电过孔数量相同

固件

默认	上电复位值 0x000A：全带宽、LG、-20 dB 衰减、D10 = 0（AUX 打开），不需要额外写寄存器。
注意	之后每次改增益或带宽都要保持 D10 = 0，建议驱动层固定做 & ~0x0400；D5、D9、D11~D14 必须为 0。
禁止	不要让输出长时间饱和（手册 5.1 节注：会产生永久性输出失调）。
档位	AUX 与主输出共用增益和滤波设置。测频和 ADC 需要不同档位时，由固件分时切换，切换后等输出稳定再计数或采样。
待确认	SPI 命令字节格式（0x00 写、0x80 读），首次调试时用逻辑分析仪核对。

接收端、验证与风险

测频接收端（RF3 / RF4）

项目	要求
端接	接收端 100 Ω 差分跨接。手册的 AUX 参数都在 RL = 100 Ω 差分下给出
共模与摆幅	共模约 1.2 V (= VCM) ； 每个脚钳位范围 0.8~2.2 V； 满幅 800 mVpp
比较器输入范围	例： ADCMP573 用 VCCI = 5.2 V（输入 -0.2~3.2 V） ； 3.3 V 供电时只到 1.2 V， 不够
端接方式	这一路只接比较器， 可用 ADCMP573 片内两个 50 Ω： VTP、 VTN 相连， 中点对地去耦 推断
迟滞与输出	用 RHYS 设迟滞； RSPECL 输出 50 Ω 端接到 VCCO - 2 V， 再转成计数器的输入电平

风险与待确认

中	C1037 移到背面， 最近电容的 GND 过孔距离从约 0.7 mm 变为约 1.2 mm。影响应该比上一版小， 但仍建议首板测 +VPGA 纹波。
中	VCM 还没有驱动源； 接上 VCM_AUX 后， 这个基准同时决定两路输出的共模。
待确认	板厂最小线宽和线距 0.127 mm 的能力； 背面贴装面是否已包含在报价里。
原有问题	改动前的 DRC 基线里有 21 个未连接项， 其中 J3 排针的 +5V、 +3V3_PGA、 -VBIAS 几个脚没有连到对应网络的铜皮上。与本方案无关， 但单板供电要靠 J3， 建议单独检查。

验证步骤

#	检查	通过标准
1	ERC、 DRC	ERC 不再报 pin16 未连接； DRC 违规项不多于改动前； AUX 各段网络类与 OUT 对应段一致
2	背面三个件	翻面后焊盘网络与第 4 页一致； 3D 视图里与背面其他件无干涉
3	上电电流	+VPGA 上 VCC 典型约 210 mA， 不超过 225 mA
4	+VPGA 纹波	与原设计板相比没有明显变差
5	直流工作点	RF3、 RF4 端接后每根线直流约等于 VCM
6	两路一致性	同一档位下 AUX 与 OUT 幅度相差 ≤ 0.2 dB
7	测频	各档扫频率和幅度， 记录能正确计数的最小幅度， 写进固件档位表

DRC 验证记录

PCB 副本	违规项	未连接项
改动前	42	21
上一版方案 B (In2 走线 + 铺铜让出区)	42	17
整块搬到背面	42	17
本修订版 (45° 拐角， 网络类与 OUT 相同)	42， 类型与数量同改动前	17

未连接项减少的 4 个就是 AUX 的 4 段； 其余差异只是原有未连接项的最近点坐标变了。原理图没有同步修改， 验证中 pin16 的网络直接在 PCB 上改。

数据来源： LMH6518 手册 ZHCSP6E 5.1、 5.5、 6.5、 7.2.1.2、 7.3 节； ADCMP572/573 手册 Rev.PrB（资料版） ； PCB 几何与 DRC 由 KiCad 10.0.4 (pcbnew、 kicad-cli) 从当前 kicad_pcb 的副本读取和运行。