

CH1 测频方案 B：在 PCB 上把 AUX 引出来

把 LMH6518 的辅助输出 AUX_P/N 引到 RF3、RF4 两个 IPEX 座，专门给测频用，主输出 CH1_P/N 保持原样继续给 ADC 检测。下面的走线方案已经在 PCB 副本上**实际画出来并通过了 DRC**，原工程没有改动。标 **推断** 或 **待确认** 的结论，没有直接依据或还需要进一步核对。

工程	Thunderscope_Rev5.3_CH1
器件	U1008_1 · LMH6518
手册	ZHCSP6E (2024-07 修订)
验证	kicad-cli 10.0.4 DRC (副本)
日期	2026-09-15
状态	方案草稿 · 尚未改图

结论

1 能布通，DRC 已验证

pin1、pin2 在顶层从 C1037_1 下方 0.43 mm 的缝隙穿出，在芯片右上方打孔下到 In2，从 RF1 下方绕到 RF3、RF4。在副本上画完后跑 DRC：**违规项仍是原来的 42 条，没有新增**；AUX 相关的 4 个未连接项全部消除。

2 代价在 PGA 周边

要删掉两个 DNP 的 UFL 测试座 J3_1、J4_1，拿掉 2 个 GND 过孔（补回 1 个），C1037_1 的地回路变长；In2 电源铺铜右上角要让出一块；顶层引出线与相邻焊盘的间距只有约 0.15 mm。另外 VCC 电流多约 60 mA。

3 换来两路互不干扰

测频走 AUX，有独立的输出级。比较器和它的端接不会挂在 ADC 通路上，两边的端接、共模和负载可以各自设计。pin16 **VCM_AUX** 直接接到 **VCM**，不增加元件。

方案 A 与方案 B 对照

项目	方案 A · 主输出分路	方案 B · 引出 AUX	更优
CH1 板元件	删 RF3、RF4、R52_8、R97_8	保留全部；删 DNP 的 J3_1、J4_1	A 少 4 个件
PCB 改动量	从原理图更新即可，不改走线	新增约 55 mm 走线、6 个过孔，挪 2 个电阻、改 1 处铺铜	A
PGA 去耦	不动	C1037_1 地回路变长，少 1 个 GND 过孔	A
测频与 ADC 的隔离	共用一路输出，靠接收板的分支设计或缓冲器隔离	两路独立输出级，互不影响	B
档位冲突	两个用途共用同一个信号，档位完全一样	同样存在 ：AUX 跟随主输出的增益和带宽	相同
接收板	一个接收点，要做分路	两个接收点，各自端接，结构更简单	B
功耗	AUX 关闭，VCC 典型 150 mA	AUX 打开，VCC 典型 210 mA，最大 225 mA	A
固件	上电后要写 D10 = 1	保持上电默认（D10 = 0），但不能误写成 1	B 略简单

方案 B 解决的只是"负载隔离"，解决不了"测频和 ADC 需要不同档位"的问题，因为手册写明 AUX 的增益和带宽都跟随主输出。如果主要顾虑是后者，两个方案都要靠固件分时切换。

➡ 走线方案 (按 PCB 坐标生成, 按比例)

— 新增顶层走线 — 新增 In2 走线 — 新增 In3 走线 (VCM_AUX → VCM) — 新增 GND 连线 — 原有顶层走线 — 原有 In3 走线 (局部图) ● 新增过孔 ○ 删除的过孔

🗑️ 删除的 J4_1 / J3_1 焊盘 (背面)




图 1 U1008 引出细节。只画了顶层焊盘和走线；In2、In3 只画新增的线。N (pin2) 先向上，从 C1037_1 与 pin1 之间穿过；P (pin1) 贴着自己焊盘的上端向右，两根线间距约 0.14 mm，基本保持耦合。




图 2 全程走线。蓝色斜线区是 In2 电源铺铜要让出的角。In2 这对线上方隔着 In1 整层地，与顶层的 RF1、CH1_P/N 互不干扰。

关键位置	设计值	说明
N 线与 C1037_1 GND 焊盘	0.15 mm (焊盘下沿 63.549, 走线 y = 63.765, 线宽 0.127)	整条路径上最紧的一处，余量只比最小间距 0.127 mm 多一点
N 线与 pin1 焊盘上端	0.15 mm (焊盘上端 y = 63.979)	同上
过孔 N (136.95, 63.85) 与 C1040_1 GND 焊盘	0.16 mm	原来这里有两个 GND 过孔：(135.876, 63.704) 和 (137.051, 63.754)，需要删掉
In2 过孔间距	顶端两个过孔中心距 0.64 mm，末端两个 0.95 mm	过孔 0.4064 / 0.2032 mm，与板上现有过孔一致

改动清单

顺序：先改原理图和网络类规则，ERC 通过后从原理图更新 PCB，再按下表布线，最后跑 DRC。坐标单位是 mm，取自 PCB 文件；验证用的副本脚本就是按这些坐标画的。改图前请先在 KiCad 里保存并关闭工程（目录下有 .lck 锁文件）。

位置	对象	操作	说明
原理图 • FE_Channel.kicad_sch			
U1008_1 pin16	VCM_AUX 接到网络 VCM	加连线	放一个 VCM 网络标签即可。理由见第 4 页。
J3_1、J4_1	UFL 测试座 (DNP)	删除	背面焊盘正好压在 AUX 和 VCM_AUX 的过孔位置上，而且本身是挂在 OUT_R_P/N 上的短截线
网络类与 DRC 规则 • kicad_pro / kicad_dru			
网络类	新建 FE_AUX_Diff，匹配 */AUX_R_*	新增	/CH1_AUX_* 已经被 /CH1_* 规则归入 FE_100Z_Diff（只准表层、禁止过孔），所以换层必须放在 0 Ω 之前的 AUX_R 段上
DRC 规则	FE_AUX_Diff: 内层线宽 0.127、间距 0.230；表层线宽 0.127、间距 0.130；过孔 ≤ 2 个	新增	线宽和间距照抄现有 LVDS 内层规则和 FE_100Z_Diff 表层规则
PCB • Thunderscope_Rev5.3.kicad_pcb			
U1008 右上	GND 过孔 (135.876, 63.704)、(137.051, 63.754)	删除	腾出引出线和过孔的位置
U1008 右上	GND 过孔 (137.55, 63.05)；GND 线 C1037_1 pad2 → C1040_1 pad1，线宽 0.2	新增	C1037_1 的 GND 焊盘被 N 线挡住后，要靠这根线接到 C1040_1 的地
顶层 N	pin2 → (134.626, 63.765) → (136.85, 63.765) → 过孔 (136.95, 63.85)	新增	网络 /CH1/AUX_R_N
顶层 P	pin1 → (135.126, 64.03) → (136.35, 64.03) → 过孔 (136.55, 64.35)	新增	网络 /CH1/AUX_R_P
In2 N	(136.95, 63.85) → (137.30, 63.50) → (144.80, 63.50) → 过孔 (144.80, 73.90)	新增	从 RF1 下方经过（RF1 是表贴件，不占内层）
In2 P	(136.55, 64.35) → (137.60, 64.35) → (138.09, 63.86) → (144.44, 63.86) → (144.44, 73.30) → 过孔 (143.85, 73.90)	新增	P 从 N 的过孔下方绕过，与 N 保持 0.357 mm 中心距
In2 铺铜	矩形 x 137.2~140.7、y 59.2~65.2 禁止铺铜	新增	否则电源铺铜被这对线切出窄颈，DRC 报最小连接宽度。区域内没有 +5V / -VBIAS 过孔
R52_8、R97_8	移到 (143.85, 75.05)、(144.80, 75.05)，旋转 270°	移动	pad1 朝上接过孔，pad2 朝下接 RF。原来放在板框外
顶层末段	R97_8 pad2 → RF4 pad4；R52_8 pad2 → (143.85, 76.779) → RF3 pad4	新增	/CH1_AUX_N、/CH1_AUX_P，只走表层、无过孔，符合 FE_100Z_Diff
VCM_AUX	pin16 → (136.6, 65.579) → 过孔 (137.1, 65.0)；In3 → (137.1, 67.25) → VCM 过孔 (137.337, 67.487)	新增	In3 这段会穿过 +3V3_PGA 铺铜，重新铺铜后自动避让
J3_1、J4_1	连同 OUT_R_P/N 上的 2 个过孔和 7 段背面短线	删除	顶层主输出走线保持连续，不受影响

BOM 不变（J3_1、J4_1 本来就不贴）。接口图册需要同步：AUX 这一项从“原工程未使用”改为“已引出”，J3_1、J4_1 相关的描述删除。

信号完整性、偏置与电源

阻抗与长度

项目	数值	依据
表层差分	线宽 0.127 / 间距 0.130 mm, 约 103 Ω 推断	F.Cu 到 In1 介质 0.1107 mm、εr 3.23, 用微带线闭式公式估算
In2 差分	线宽 0.127 / 间距 0.230 mm, 约 97 Ω 推断	In2 到 In1 介质 0.1016 mm、εr 3.66, 另一侧隔 0.93 mm 芯板, 按嵌入式微带估算
总长	P 25.7 mm · N 24.5 mm	副本走线实测 (不含电阻与焊盘内部)
对内长度差	约 1.2 mm, 约 7 ps	按 In2 约 6.4 ps/mm 计。LMH6518 上升时间约 460 ps, 影响可以忽略, 不需要绕等长
过孔残桩	顶层到 In2 换层, 剩余残桩约 1.3 mm	四分之一波长谐振约在 30 GHz, 远高于 900 MHz 带宽

叠层参数沿用原 ThunderScope 工程 (FR408HR)。如果改在其他板厂生产, 整板的阻抗线宽都要按实际叠层重新计算, 不只是这一对线。待确认

PGA 去耦的变化

变差	C1037_1 (1 μF, +VPGA) 的 GND 焊盘原来就近有过孔 (135.876, 63.704), 现在要经过约 1 mm 长、0.2 mm 宽的走线接到 C1040_1 的 GND 焊盘, 再到新过孔 (137.55, 63.05)。高频去耦回路变长。
缓解	C1036_1、C1038_1 在 pin3/pin4 左侧, 位置不变, +VPGA 仍有就近去耦。首板建议在 +VPGA 上测一下纹波, 和方案 A 的板子对比。

VCM_AUX 为什么接到 VCM

依据	手册电气特性的测试条件是 VCM = VCM_AUX = 1.2 V, 两个脚都是控制输入, 偏置电流最大只有 ±10 nA, 接在一起不会给 VCM 源增加负担。
好处	不增加元件。pin16 周边已经没有放分压电阻和电容的位置, 只打一个过孔、在 In3 走约 2.6 mm 就能接到现有的 VCM 过孔。
代价	AUX 的输出共模跟着 VCM 走。以后 VCM 按 ADC 通路的需要改了电压, 测频接收端也要一起考虑。
备选	手册图 7-8 的触发电路用独立分压: +5V 经 3.83 kΩ / 1.20 kΩ 得到约 1.19 V, 另加去耦。需要两路共模不同时再用这个, 但元件放在哪里还要另找位置, 本方案没有验证。
前提: VCM 在 CH1 单板上仍然没有驱动源 (见接口图册第 9 页)。方案 B 把两路输出的共模都挂在它上面, 所以 VCM 基准要先补上, 而且不能超过绝对最大值 2 V。	

电源

项目	数值	来源
LMH6518 VCC (AUX 打开)	典型 210 mA, 最大 225 mA	手册 5.5 节
比方案 A 多	约 60 mA, +5V 上约 0.3 W	225 – 165 mA
FB1000_1 磁珠	要能长期承受 ≥ 225 mA	型号只写了 120 Ω@100 MHz, 额定电流需要查料号 待确认

固件、接收端与验证

固件

- 默认

上电复位值是 0x000A：全带宽、LG、−20 dB 衰减、D10 = 0（AUX 打开）。方案 B 不需要为 AUX 额外写寄存器。
- 注意

之后每次改增益或带宽，都要保证 D10 = 0，建议在驱动层固定做 & ~0x0400。D5、D9、D11~D14 也必须为 0。
- 禁止

不要让输出长时间处于饱和状态（手册 5.1 节注：会产生永久性输出失调）。这一条同时约束 ADC 通路和测频通路。
- 档位

AUX 与主输出共用增益和滤波设置。测频和 ADC 检测需要不同档位时，要由固件分时切换，切换后等待输出稳定再开始计数或采样。

测频接收端（RF3 / RF4）

项目	要求
端接	接收端 100 Ω 差分跨接。手册的 AUX 参数都在 RL = 100 Ω 差分下给出
共模与摆幅	共模约 1.2 V（= VCM）；每个脚钳位范围 0.8~2.2 V；满幅 800 mVpp
比较器输入范围	例：ADCMP573 用 VCCI = 5.2 V（输入 −0.2~3.2 V）。3.3 V 供电时只到 1.2 V，不够
端接方式	这一路只接比较器，可直接用 ADCMP573 片内两个 50 Ω：VTP、VTN 相连，中点对地去耦 推断
迟滞与输出	RHYS 设迟滞；RSPECL 输出 50 Ω 端接到 VCCO − 2 V，再转成计数器的输入电平

数据来源：LMH6518 手册 ZHCSP6E 5.1、5.5、6.5、7.2.1.2 节；ADCMP572/573 手册 Rev.PrB（资料版）；PCB 几何由 KiCad 10.0.4 pcbnew 从当前 kicad_pcb 读取。**DRC 验证**：把 PCB 复制到临时目录，按第 3 页坐标改动后，用 kicad-cli pcb drc --refill-zones 与未改动的副本对比。改前 42 条违规 / 21 个未连接，改后 42 条违规 / 17 个未连接：AUX 的 4 项已连通，其余差异只是原有未连接项的最近点坐标变了。原理图没有同步修改，所以验证中 pin16 的网络是直接 在 PCB 上改的。

验证步骤

#	检查	通过标准
1	ERC、DRC	ERC 不再报 pin16 未连接；DRC 违规项不多于改图前；网表里 CH1_AUX_P/N 连通
2	板厂工艺	最小线宽和线距 0.127 mm 在板厂能力之内，最紧处实际约 0.15 mm 待确认
3	上电电流	+VPGA 上 VCC 典型约 210 mA，且不超过 225 mA
4	直流工作点	RF3、RF4 端接后每根线直流约等于 VCM
5	两路一致性	同一档位下 AUX 与 OUT 幅度相差 ≤ 0.2 dB
6	去耦	+VPGA 纹波与噪声和方案 A 或原设计相比没有明显变差
7	测频	各档扫频率和幅度，记录能正确计数的最小幅度，写进固件档位表

风险与待确认

- 高

C1037_1 地回路变长、少一个 GND 过孔，是这个方案里唯一动到 PGA 电源完整性的地方，见验证第 6 步。
- 中

VCM 还没有驱动源；接上 VCM_AUX 之后，这个基准同时决定两路输出的共模。
- 待确认

SPI 命令字节格式（0x00 写、0x80 读），与方案 A 相同，首次调试时用逻辑分析仪核对。