

CH1 前端接口图册

CH1 子图对外的 12 个端口和它依赖的 7 路电源：每一路接到内部哪个器件、在原 Thunderscope 工程里由谁驱动、在现在的 CH1 单板上接成了什么样。凡是没有在器件手册里核对过的结论，都标了 **推断**。

工程	Thunderscope_Rev5.3_CH1
子图	FE_Channel.kicad_sch
实例	/CH1/ · 位号后缀 _1
对照	Thunderscope_Rev5.3
网表导出	2026-09-15

信号链总览：每个端口作用在哪一环

CH1 是一条完整的示波器模拟前端：BNC 进来，依次经过端接继电器、衰减继电器、JFET 高阻缓冲器、可编程增益放大器，最后以差分形式输出。12 个端口里，4 个是输出，其余 8 个分别作用在这条链的不同位置——看清楚它们卡在哪一环，就知道每一路坏了会影响什么。

— 模拟信号 - - - 控制 / 偏置端口 - - - CH1 子图边界 ■ 端口穿过边界处




图 1 端口在信号链上的作用点。TERM / ATTEN 切继电器，决定输入阻抗和衰减比；DC_CPL 切伺服环的连接方式，决定 AC 还是 DC 耦合；SPI 设置 LMH6518 的增益和带宽；TRIM 和 VCM 分别给 LMH6518 的输入端和输出端提供直流参考。

12 个端口一览

方向以子图端口的定义为准（原理图里 OUT / AUX 定义为 output，其余为 input；SDIO 在器件上是双向）。"原工程来源"取自 Thunderscope_Rev5.3 顶层网表，"CH1 单板"取自当前 Thunderscope_Rev5.3_CH1 网表。

端口	顶层网络	方向	CH1 内部去向	原工程来源 / 去向	CH1 单板
模拟输出					
OUT_P	CH1_P	输出	U1008 pin15 OUT_P → OUT_R_P → R52_1 0Ω	ADC Driver 1: R131 120Ω 差分跨接, R132 300Ω → ADA4930 U12_1 → HMCAD1520	RF1 IPEX
OUT_N	CH1_N	输出	U1008 pin14 OUT_N → OUT_R_N → R97_1 0Ω	同上, 经 R133 300Ω	RF2 IPEX
AUX_P	CH1_AUX_P	输出	U1008 pin1 AUX_P → R52_8 0Ω	原工程未使用	RF3 IPEX
AUX_N	CH1_AUX_N	输出	U1008 pin2 AUX_N → R97_8 0Ω	原工程未使用	RF4 IPEX
直流参考					
VCM	VCM	输入	U1008 pin13 VCM（设定主输出共模）	HMCAD1520 U6 pin48 VCM 输出, 同时接 4 路 ADA4930 Vocm, 各配 1μF	无驱动
TRIM	TRIM_1	输入	C1041 100nF → FB1001 → PGA_BIAS → U1008 pin7 IN_N	MCP4452 U2 P2W（变阻器）, 另一端接 MCP4728 VOUTA	悬空
PGA 配置总线					
PGA_SCLK	PGA_SCLK	输入	U1008 pin11 SCLK	FPGA U18 N14（Bank 14）, 4 通道共用	J2-3
PGA_SDIO	PGA_SDIO	双向	U1008 pin10 SDIO	FPGA U18 P15, 4 通道共用	J2-2
PGA_CSn	PGA_CSn_1	输入	U1008 pin9 CSn; R1033 10K 上拉到 +3V3_PGA; TP1016	FPGA U18 P16, 每通道独立	J2-1
前端控制					
TERM	TERM_1	输入	R1031 10K 下拉; R1029 10K → Q1002 → K1000 线圈; TP1014	FPGA U18 M14	J1-1
ATTEN	ATTEN_1	输入	R1032 10K 下拉; R1030 10K → Q1003 → K1001 线圈; TP1015	FPGA U18 N17	J1-2
DC_CPL	DC_CPL_1	输入	R1052 10K 下拉; U1001 TMUX4053 SEL1/2/3 并联; TP1018	FPGA U18 N16	J1-3

► 模拟输出与 VCM

LMH6518 有两对差分输出。主输出 OUT 本来通往 ADC 驱动器和 ADC，输出共模由 VCM 脚决定，而 VCM 的电压是 ADC 芯片给的；AUX 在原工程里没有使用。拆成单板以后，两对输出改接 4 个 IPEX 座，但 VCM 的驱动源随 ADC 一起消失了，AUX 的共模脚也一直悬空。




图 2 同一颗 LMH6518 在两个工程里的输出接法。右图琥珀色的 J4_1 / J3_1 是 Thunderscope 原设计留下的 UFL 测试座（08-24 的 404bdb 提交从原理图中删除，但 PCB 底面仍在），它们挂在 0Ω 之前，现在相当于接在 ADC 检测路径上的短截线。

VCM 单板必须补

- 决定主输出 OUT_P/N 的直流共模。原工程由 ADC 芯片的 VCM 脚提供，四个通道和四路 ADC 驱动器共用同一个电压。
- 单板上需要本地产生，电压按远端接收器件（ADC 或 ADC 驱动器）的输入共模范围来定，脚旁放去耦电容。
- ADC 检测路径如果是直流耦合，远端端接要用 100Ω 差分跨接或端接到共模电压，不要每根线 50Ω 对地。

AUX_VCM · pin16 用 AUX 时必须补

- 决定辅助输出 AUX_P/N 的直流共模，与主输出的 VCM 相互独立。它不是子图端口，而是 CH1 内部悬空的一个引脚。
- 要用测频路径，就得接上一个基准或分压电路，并加去耦电容。
- AUX 输出级的开关在 LMH6518 的 SPI 寄存器里，固件初始化时要打开。原理图注释：AUX 开时 VCC 最大 0.225A，关闭后 0.165A。

PGA SPI: 增益、带宽、AUX 开关

三根线配置 LMH6518 的前置放大高 / 低增益、梯形衰减档位、滤波带宽，以及 AUX 输出是否开启。原工程里四个通道共用 SCLK 和 SDIO，靠各自独立的 CSn 选中。CSn 上有 10K 上拉到 **+3V3_PGA**，没有驱动时默认处于不选中状态，因此上电时不会误写寄存器。




图 3 SPI 的来源由 FPGA 换成了 J2 排针。SDIO 在 LMH6518 上是双向脚，读回寄存器时由芯片驱动，所以外部控制器要用可三态的 IO。J2 只有三根信号线、没有地针，外部控制板和 CH1 必须另外保证共地。

TERM 与 ATTEN：两路继电器

两个端口的驱动电路完全相同：逻辑电平经 10K 串联电阻驱动 N 沟道 MOSFET，MOSFET 拉低继电器线圈，线圈由 +VUSB 经 22Ω 供电，并联 1N4148 续流。端口上都有 10K 下拉，**没有驱动时继电器不吸合**。两者的区别只在触点切换的是什么。




图 4 左：线圈端还有 C1009 1μF + C1027 22μF (K1001 为 C1010 + C1029) 就近储能，+VUSB 上另有 C1026 / C1028 各 22μF。右：1X 模式下 BNC 对地的 1MΩ 实际来自伺服环的取样分压 R1039 909k + R1047 90.9k ≈ 1.0MΩ；50X 模式下是 976k + 20k ≈ 1.0MΩ，分压比约 1/50。

TERM_1 常闭侧为推断

- 低 / 不驱动：线圈不通电 → 1MΩ 高阻输入（示波器默认状态，适合接探头）。
- 高：Q1002 导通、K1000 吸合 → 串 15Ω 并以 49.9Ω 对地端接，50Ω 输入。
- 50Ω 档下输入功率受端接电阻限制，信号幅度过大会烧电阻。

ATTEN_1 常闭侧为推断

- 低 / 不驱动：线圈不通电 → 50X 衰减 (976k / 20k 补偿分压)，上电默认最大衰减，比较安全。
- 高：Q1003 导通、K1001 吸合 → 1X 直通。
- 50X 档的高频平坦度靠 C1059 2~6pF 可调电容校准，需要用方波手动调整。

"2/7 为常闭"是按 G6K-2F / UD2 系列常见的 8 脚排布推断的 (1/8 线圈, 3/6 公共端, 2/7 常闭, 4/5 常开)，与电路设计的安全默认值一致，但请用 UD2-4.5NUN-L 规格书核对。驱动管 DMN62D0UW 的栅极阈值低，3.3V 逻辑应能驱动；具体以规格书的 $V_{GS(th)}$ 和 $R_{DS(on)}$ 曲线为准。

► DC_CPL：伺服环切换 AC / DC 耦合

BUF802 的主信号路径经 C1030 1nF 交流耦合进入，本身不传直流。直流和低频分量由 OPA140 组成的伺服环从 BUF802 的 IN_Aux 脚补进去。DC_CPL 同时切换 TMUX4053 的三个开关：S1 决定伺服环能不能"看到"输入端的直流，S2 / S3 切换积分电容。所谓 AC / DC 耦合，并不是在信号路径上串一个隔直电容，而是改变这个环路追踪的目标。




图 5 伺服环的作用：让反相端 DC_FB 的直流电压跟随同相端。DC_FB 汇集了三路电流——BUF802 输出经 90.9k、-VBIAS 经 90.9k 注入的固定偏置、手调电位器经 10K 的微调量。OPA140 通过 2K 向 BUF802 的 IN_Aux 补入电流来维持这个平衡，从而决定信号链输出的直流。

A 态 · 低电平 / 不驱动 推断为 AC 耦合

- S1 接到悬空的 S1A → 断开。同相端只能经 C1031 10nF 看到输入的交流分量，直流被 R1003 10M 拉到地。
- 伺服环把输出直流拉回固定参考点，输入的直流被抵消 → 表现为 AC 耦合。
- 反馈电容 = C1035 + C1001 = 200pF。

B 态 · 高电平 推断为 DC 耦合

- S1 闭合。输入直流经 R1039 909k / R1047 90.9k 分压 (1/11) 直接进入同相端。
- 伺服环让输出直流跟随输入直流 → 表现为 DC 耦合。
- 反馈电容 = C1035 + C1002 = 168pF。

A / B 与电平的对应关系，是根据"下拉电阻 + 端口名 DC_CPL 为高有效"推断的；请用 TMUX4053 规格书的真值表核对 SELx = 0 时接通的是 SxA 还是 SxB。TMUX4053 由 ±5V 供电（VDD +5V、VSS -5V），逻辑地是 GND。

TRIM: LMH6518 反相输入的直流偏置

LMH6518 是差分输入。信号从 IN_P 进来，IN_N 在交流上经 100nF 接地，在直流上停在 PGA_BIAS 电位。输出直流 $\approx$ 增益 $\times$ (IN_P 直流 - IN_N 直流)，所以改变 IN_N 的直流就能给整条链调零，也能做垂直偏移。




图 6 PGA_BIAS 同时被两路电源拉着：一路是 +VBIAS 经 500Ω，另一路是 DAC 经变阻器。变阻器调得越大，DAC 的权重越小，调节范围越窄、分辨率越细。变阻器与 C1041 同时构成 RC 低通，把 DAC 噪声挡在放大器输入端之外。

PGA_BIAS 电位（忽略磁珠直流电阻）

$$V(\text{IN}_N) \approx (V_{\text{VBIAS}} \cdot R_{\text{rheo}} + V_{\text{DAC}} \cdot 500\Omega) / (R_{\text{rheo}} + 500\Omega)$$

例： $R_{\text{rheo}} = 100\text{k}\Omega$ 时 DAC 权重约 0.5%，DAC 走满 5V 只让 IN_N 移动约 25mV； R_{rheo} 很小时 DAC 占主导，可做大范围垂直偏移。输出端的失调会乘以 PGA 增益，因此固件一般按增益档分别保存 TRIM 值。

CH1 子图里还有一个名字相近的 DC_FB_TRIM（图 5 左下），那是 R1049 2K 手调电位器，调的是伺服环的注入量，属于出厂时调一次的校准，与软件实时调节的 TRIM 不是同一个东西。

电源：七路电压从哪来、给谁用

CH1 子图里没有任何稳压器。除 +VPGA 是本页内部经磁珠隔离出来的一路之外，其余电源全部来自原工程的 "ACQ and FE Voltage Regs" 和 "Front End Trim and Bias" 两张子图，单板化时都要重新提供。




图 7 原工程电源树中与 CH1 相关的部分。+5V 和 -5V 由 FE_EN 同时使能，TPS7A9101 的 PG 信号送回 FPGA；单板化时如果改用外部电源，这套上电时序也要一并考虑。

网络	电压	原工程来源	CH1 内主要负载	CH1 单板
+5V	5.0V	U15 TPS7A9101，输入 +5V3	BUF802、OPA140、TMUX4053；经 FB1000 给 LMH6518	需外部提供
+VPGA	≈5.0V	CH1 内 FB1000_1 由 +5V 隔离	LMH6518 VCC，≤0.225A	随 +5V 自带
+3V3_PGA	3.3V	U16 NCP161，输入 +5V (R106 0.1Ω)	LMH6518 VDD，CSn 上拉	需外部提供
-5V	-5.0V	U13 LM27761 → R91 磁珠	BUF802、OPA140、TMUX4053	需外部提供
+VBIAS	2.5V 推断	U4 REF2025 VREF	PGA_BIAS (LMH6518 IN_N)	无来源
-VBIAS	≈-2.5V 推断	U5 OPA140 反相 +VBIAS，R107 100Ω	DC_FB 伺服环	无来源
+VUSB	≈5V	板级输入 (USB4 / PCIe 版本)	两个继电器线圈	需外部提供

▶ 单板化清单

把 CH1 从整机里拆出来单独工作，下面这些是按当前网表逐项核对出来的缺口和隐患，按严重程度排序。

必须	+VBIAS 没有来源。LMH6518 的 IN_N 失去直流参考，放大器无法正常工作。最简做法是板上加一个基准源；TRIM_1 可以悬空，此时 IN_N 就固定等于 +VBIAS。基准电压要与 IN_P 端（BUF802 输出）的直流电平匹配。
必须	VCM（LMH6518 pin13）没有驱动源，主输出共模不确定。按远端 ADC 或 ADC 驱动器的输入共模范围，在本地产生这个电压并加去耦。
必须	-VBIAS 没有来源。伺服环缺少偏置注入，BUF802 输出的直流工作点会偏移。可以用运放把 +VBIAS 反相得到，与原设计一致。
必须	+5V、-5V、+3V3_PGA、+VUSB 都要由外部提供或在板上补稳压器。LMH6518 的 VCC 峰值约 0.225A，继电器线圈吸合时还有额外的冲击电流。
用 AUX 时	AUX_VCM（pin16）悬空。测频路径要用 AUX 输出，就得给这个脚接偏置，并在固件里通过 SPI 打开 AUX 输出级。
建议	J1 / J2 排针只有信号、没有 GND 针。TERM / ATTEN / DC_CPL 控制线和 SPI 的回流没有就近参考，建议各加一根地针，或者确认外部控制板与 CH1 已通过其他路径可靠共地。
建议	J3_1 / J4_1 UFL 座仍在 PCB 底面，并且挂在 OUT_R_P/N 上、位于 0Ω 之前。如果 ADC 检测已经改走 RF1/RF2，它们就是短截线，应当删除；反之也可以直接改用它们作为 ADC 输出口。
可选	TRIM_1 悬空时没有软件调零和垂直偏移功能，但不影响放大器工作。需要时再加一路 DAC（经变阻器或串联电阻）接入。
已具备	上电默认状态安全：TERM / ATTEN / DC_CPL 都有 10K 下拉，不驱动时继电器不吸合（1MΩ + 50X，推断），TMUX4053 处于 A 态；PGA_CSn_1 有 10K 上拉，默认不选中。

数据来源 2026-09-15 用 kicad-cli sch export netlist 分别导出 Thunderscope_Rev5.3_CH1（当前工程）与 Thunderscope_Rev5.3（对照工程）的网表，所有位号、网络名、器件值、FPGA 引脚号均取自网表；LMH6518 电流数值取自 CH1 原理图上的注释文字。

标为"推断"的内容 继电器常闭 / 常开触点对应（按 G6K / UD2 常见排布）、TMUX4053 电平与 A/B 态的对应、+VBIAS 与 -VBIAS 的电压值。这些都没有在器件规格书中核对，定稿前请逐一确认。