

KiCad 总线绘制教程

X-Watch · Rev 1.0 | 2026-09-18 | 适用 KiCad 7 / 8 / 9

1. 先记住一条规则

这是 KiCad 总线最容易被误解的地方，也是绝大多数“总线画了却没连上”问题的根源：

连接关系由标签决定，不由图形决定。

KiCad 官方文档明确说明：总线入口（bus entry）那根 45°

斜线**纯粹是装饰**；引脚直接接到总线上的连接会被**忽略**；同一总线成员之间必须通过**标签**连接。

换句话说，一根支线之所以属于某条总线，是因为它的标签名字恰好是那条总线的成员之一，而不是因为它在图上碰到了总线。画不画入口、线碰没碰到总线，都不改变网表。




图 1 同样的图形，有没有标签决定了连不连通

2. 三种总线写法

2.1 向量总线 (Vector Bus)

同名前缀 + 连续编号，适合数据线、地址线：

```
DATA[0..7] → DATA0, DATA1, ... DATA7
```

2.2 组总线 (Group Bus)

用花括号把不同名字的信号打包，适合一组功能相关但命名无规律的信号：

```
{SCL SDA} → SCL, SDA
```

```
USB1{DP DM} → USB1.DP, USB1.DM
```

上面一行无前缀，网名保持原样；下面一行有前缀 **USB1**，网名会自动加上点号变成 USB1.DP。

组总线里还可以套向量总线：

```
MEMORY{A[7..0] D[7..0] OE WE}
```

注意前缀的副作用：写成 USB1{DP DM} 之后，网名会变成 USB1.DP，不再是 DP。如果你希望网名保持原样，就不要加前缀。

2.3 总线别名 (Bus Alias) —— 推荐用法

成员多的时候，每次都写一长串花括号既累又容易写错。别名就是给这一串起个短名字。

定义位置：**Schematic Setup (原理图设置) → Bus Alias Definitions (总线别名定义)**


引用方式：把别名放进花括号

Alias: DSI_LANE

Members: DSI_CK_P DSI_CK_N DSI_D0_P DSI_D0_N DSI_D1_P DSI_D1_N

On sheet: {DSI_LANE}

关键点：别名的名字不会出现在网表里。{DSI_LANE} 展开后就是那 6 个信号本身，不会生成叫 DSI_LANE 的网络。



别名 DSI_LANE 本身不会出现在网表里，展开后就是这 6 个网络

图 2 别名展开示意：写一个 {DSI_LANE}，等于写全那 6 个网络

3. 标准操作流程




图 3 标准画法：总线、总线入口、支线标签、元件引脚

1. 定义别名 —— 菜单 File → Schematic Setup → Bus Alias

Definitions, 新建别名, 逐个填入成员名。成员名必须和你在图上打的标签**完全一致**, 包括大小写和下划线。

2. 画总线 —— 按快捷键

B (或点右侧工具栏的总线按钮)。总线画出来是粗线, 和普通导线的细线在视觉上可以区分。

3. 给总线打标签 —— 在总线上放一个标签, 内容写 {别名}

或完整的花括号语法。没有标签的总线不知道自己包含什么, 等于没定义。

4. 画支线并打标签 —— 从总线旁边画出普通导线 (W), 给每根线打上标签, 标签名必须是该总线的成员之一。这一步才真正建立连接。

5. 放总线入口 (可选) —— 菜单 Place → Bus

Entry。它只是让图纸好看, 不影响网表。不画也能连通, 但画上去可读性会好很多。

6. 用 Unfold from Bus 提速 —— 在总线上右键 → Unfold from Bus, KiCad 会列出该总线的所有成员, 选中后自动生成带标签的支线和入口。这是批量引出信号最快的方式, 也不会拼错名字。

7. 跨图纸传递 —— 在子图纸上放层次标签, 名字同样写

{别名}; 父图纸的图纸符号上会出现对应的**图纸引脚**, 把父图纸的总线接上去即可。

8. 跑 ERC 验证 —— 菜单 Inspect → Electrical Rules Checker。重点看有没有 "net has no driver"、"pin not connected" 这类告警。

4. 本工程实测发现的两个问题

检查 hardware/schematic/v1.0/XWatch_Rev1.0/

后发现两处会导致网表断开的问题, 建议在继续画之前先修掉。

4.1 总线别名根本没有定义

XWatch_Rev1.0.kicad_pro 里的别名表是空的:

```
"bus_aliases": {}
```


而 MCU.kicad_sch 里已经在用 {DSI_LANE} 做层次标签和图纸引脚。别名没定义时, KiCad 会把 {DSI_LANE} 理解成一条只包含一个成员、且这个成员就叫 DSI_LANE 的组总线 —— 那 6 根差分线一根都不在里面。

修复: 打开 Schematic Setup → Bus Alias Definitions, 新建别名:

```
Alias name: DSI_LANE
Members: DSI_CK_P DSI_CK_N DSI_D0_P DSI_D0_N DSI_D1_P DSI_D1_N
```

4.2 两套命名并存，永远连不上

同一组 DSI 差分线在两张图纸上用了不同写法：



名字差一个下划线 → KiCad 视为两个互不相干的网络，ERC 不会直接报错

图 4 命名不一致导致的断网：图上看着都对，网表里是两套网络

信号	MCU.kicad_sch	Display.kicad_sch	后果
时钟正	DSI_CK_P	DSI_CLKP	两个独立网络
时钟负	DSI_CK_N	DSI_CLKN	两个独立网络
数据0正	DSI_D0_P	DSI_D0P	两个独立网络
数据0负	DSI_D0_N	DSI_D0N	两个独立网络

标签名差一个下划线，KiCad 就当成两个毫不相干的网络，而且 ERC 不会报错 —— 它只会提示某些网络没有驱动，很容易被忽略过去。务必统一成一套命名。

建议统一用 _P / _N 结尾的写法（即 MCU 图纸这一套），原因见第 5 节。

5. 差分对命名与 PCB 联动

KiCad 的 PCB 编辑器靠**网名后缀**自动识别差分对，能识别的后缀是 `_P/_N` 或 `+/-`。

命名规范了，才能用上差分对布线工具、等长调节和差分阻抗设置——这对 MIPI DSI 这种高速信号是刚需。所以 `DSI_CK_P / DSI_CK_N` 是对的，`DSI_CLKP / DSI_CLKN` 则**无法被自动识别**。

6. X-Watch 建议的总线划分

别名	成员	用途
DSI_LANE	DSI_CK_P/N、DSI_D0_P/N、DSI_D1_P/N	MIPI DSI 差分对
DSI_SPI	DSI_SPI_CS、DSI_SPI_MOSI、DSI_SPI_CK、DSI_SPI_D CX	屏初始化配置口
DSI_USART	DSI_USART_CK、DSI_USART_TX	屏备用串口
QSPI	QSPI_CLK、QSPI_CS、QSPI_IO[0..3]	外部 NOR Flash
I2C_SENSOR	I2C_SCL、I2C_SDA	传感器总线

注意 QSPI 那一组混用了向量和单信号，正好体现组总线的灵活性；别名成员里可以直接写 `QSPI_IO[0..3]`。

7. 常见错误速查

现象	原因	解决
总线画好了但网表里没连上	支线没打标签，或标签名不是总线成员	给每根支线打标签，名字与成员完全一致
出现意外的 XXX.YYY 网名	组总线加了前缀	去掉前缀，写成 {A B C}
别名写了却不生效	别名未在 Schematic Setup 中定义	补上定义，注意大小写
跨图纸没连通	层次标签与图纸引脚名称不一致	两边都用 {别名}，让 KiCad 自动生成引脚
ERC 报 no driver	两套命名并存，或总线成员拼写错误	统一命名，逐字核对成员名
PCB 里找不到差分对	网名后缀不是 <code>_P/_N</code>	改名为 <code>_P/_N</code> 结尾

8. 参考资料

- KiCad 9.0 Eeschema 官方文档 · Buses 章节：<https://docs.kicad.org/9.0/en/eeschema/eeschema.html>
- 本文第 4 节的问题基于 2026-09-18 时点的 `hardware/schematic/v1.0/XWatch_Rev1.0/` 实测。