


X-Watch Rev1.0 屏电源 SGM38046YG_TR 接线设计

配屏 Visionox G1120TB103GF (AMOLED, 1-lane MIPI DSI) · 依据 SGM38046 数据手册 Figure 1 与 Table 2 (轻载 < 50mA 精简 BOM)



※ 待确认项

1. VSYS 来源未定 —— Power.kicad_sch 尚未定义电源轨。
2. 屏 VCI 建议改接 IC3 的 AVDD (当前原理图接 +3V3) , 以便 AVDDEN 统一保证 VCI 与 ELVDD/ELVSS 时序。
3. 屏 VDDIO 规格 1.65 / 1.80 / 3.30V。若取 1.8V, 则 XRES / TE / SWIRE 电平域须一并 1.8V, 勿用 3.3V 直推。
4. ELVDD +4.6V 与 OVDD 上限重合、ELVSS -4.0V 与 OVSS 下限重合, 无调节余量, 需实测确认 SWIRE 编程结果。

上电 / 断电时序 (手册 Sequence 1)

上电：V_{SY}S 建立 → AV_{DD}EN 拉高 → AV_{DD} 建立 (< 2ms)

- 释放 XRES → 屏 DDIC 启动
- DDIC 经 SWIRE 使能并设定 OVDD / OVS

断电：SWIRE 拉低 $> 300\mu s \rightarrow$ 输出关断 $\rightarrow$ AVDDEN 拉低

注：SWIRE 由屏驱动，正常工作时须维持高电平；
该线上不可串接阻容，否则破坏脉冲时序。

布局要点（手册 Layout 章节）

- C7 飞电容紧贴 C1P / C1N，否则噪声辐射大。
- L1 紧贴 SW1 / SW2，铜箔面积做小以抑制 EMI。
- AGND / PGND / CPGND 于顶层芯片下汇合后再接入地平线。
- 敏感信号勿靠近 SW1 / SW2 走线。
- 贴身佩戴，热耗需降额评估（手册明确提示）。

引脚连接表 · 外围 BOM · 屏侧电源对照

一、IC3 (SGM38046YG_TR) 引脚连接表

编号	引脚名	功能	连接至	备注
A1	PVIN	功率输入	VSYS	C5 4.7μF/16V 就近去耦
A2	AVIN	模拟输入	VSYS	C6 10μF/6.3V 就近去耦
A3	AGND	模拟地	GND	芯片下方与 PGND/CPGND 汇合
A4	C1P	飞电容正端	C7 → C1N	1μF/6.3V，紧贴引脚
B1	SW1	升降压开关节点 1	L1 → SW2	1μH，紧贴引脚
B2	PGND	功率地	GND	
B3	CPGND	电荷泵地	GND	
B4	C1N	飞电容负端	C7 → C1P	
C1	SW2	升降压开关节点 2	L1 → SW1	
C2	AVDDEN	AVDD 使能（高有效）	DSI_AVDDEN	MCU GPIO；原名 DSI_BL_CTRL，建议改名
C3	SWIRE	单线控制接口	SWIRE ← CN2 pin4	屏 DDIC 输出，不接 MCU
C4	VON	电荷泵负压轨	C4 4.7μF/16V	内部轨，不外接
D1	VOUT	升降压输出轨	C1 10μF/16V	内部轨，不外接
D2	AVDD	AVDD LDO 输出 3.3V	VCI → CN2 pin16	C2 4.7μF/16V；建议取代现用 +3V3
D3	OVDD	OVDD LDO 输出	ELVDD → CN2 20/22/24	C3 10μF/16V；目标 +4.6V
D4	OVSS	OVSS LDO 输出	ELVSS → CN2 19/21/23	C8 22μF/6.3V；目标 −4.0V

二、外围 BOM (手册 Table 2，轻载 < 50mA)

位号	数量	规格	封装	位置
L1	1	功率电感 1μH	2.0×1.2×0.8mm	SW1 – SW2
C1	1	10μF / 16V / X5R	0603	VOUT 对地
C2	1	4.7μF / 16V / X5R	0603	AVDD 对地
C3	1	10μF / 16V / X5R	0603	OVDD 对地
C4	1	4.7μF / 16V / X5R	0603	VON 对地
C5	1	4.7μF / 16V / X5R	0603	PVIN 对地
C6	1	10μF / 6.3V / X5R	0402	AVIN 对地
C7	1	1μF / 6.3V / X5R	0201	C1P – C1N 飞电容
C8	1	22μF / 6.3V / X5R	0402	OVSS 对地

三、屏侧 (Visionox G1120TB103GF) 电源与控制对照

屏引脚	CN2 脚位	规格	连接至	备注
VDDIO	15	1.65 / 1.80 / 3.30 V	外部电源轨（待定）	Note2：通常 1.65~1.95V
VCI	16	2.70 / 2.80 / 3.60 V	IC3 AVDD（建议）	IVCI 典型 6mA / 最大 6.5mA
ELVDD	20 / 22 / 24	典型 +4.60 V (±0.80%)	IC3 OVDD	三脚并联分流
ELVSS	19 / 21 / 23	典型 −4.00 V (±1.00%)	IC3 OVSS	三脚并联分流
SWIRE	4	输出（O）	IC3 SWIRE	屏 DDIC 驱动电源 IC
XRES	2	输入，低有效复位	MCU GPIO	DSI_RST
TE	8	输出，撕裂同步	MCU	DSI_TE
OTP	6	不使用时悬空	NC	已标 no-connect

关键设计提示

- SGM38046 上电默认 OVDD = 3.3V、OVSS = −3.3V，与屏所需的 +4.6V / −4.0V 不一致，必须经 SWIRE 脉冲编程写入（脉冲 1–9 设 OVDD，29–57 设 OVSS，0.1V/步）。SWIRE 由屏 DDIC 驱动，需实测确认其是否会主动设定 OVDD，否则 ELVDD 将停在 3.3V。
- 屏 IELVDD / IELVSS 典型 17.7mA、最大 19mA（L255 全白），远低于 50mA，故采用手册 Table 2 精简 BOM；若后续换屏须重新核算。
- 屏为 1-lane MIPI DSI（仅 D0P/D0N + CLKP/CLKN），DSI_LANE 总线中的 D1 对未使用。