

X-Watch 存储 GD25LQ128EWIGR 电路设计 (Rev1.0)

器件: GigaDevice GD25LQ128EWIGR (128 Mbit / 16 MB 四线 SPI NOR Flash, WSON-8 6×5 mm + EP, LCSC C2928889) · 位号 U2 · MCU STM32U5G9 (OCTOSPI1) | 对应原理图 hardware/schematic/v1.0/XWatch_Rev2.0/MEMORY.kicad_sch | 2026-10-01

设计要点

- **接口**: Quad-SPI (CLK、NCS、IO0–IO3 共 6 根) , 接 MCU 的 **OCTOSPI1** → **OCTOSPIM 端口 P1**, 引脚用 **PE10–PE15** (6 个球全部空闲且相邻) 。
 - **电源**: $VCC \leftarrow +1V8$ 。Flash 工作电压 1.65–2.0 V, MCU 的 VDD 也是 +1V8, 两边电平一致, 不需要电平转换。 **不能接 +3V3** (绝对最大值 2.5 V) 。
 - **速率**: Flash 最高 120 MHz, 但 MCU 在 $VDD = 1.8\text{ V}$ 时 OCTOSPI SDR 上限 93 MHz (DS14102 表 148) , 按 **80 MHz** 设计, 四线读约 40 MB/s。
 - **用途**: 表盘图片、字库、资源文件; 可映射到 0x9000 0000 做 XiP 只读访问 (MCU 仍从内部 Flash 启动) 。
 - **低功耗**: 待机电流 35 μA (典型) , 对手表偏大; 空闲时发 B9h 进深度掉电 (1 μA) , 用前发 ABh 唤醒 ($\leq 20\text{ }\mu\text{s}$) 。
- 本文档依据: GD25LQ128E 规格书 (LCSC C2928889) 、STM32U5G9 数据手册 DS14102 Rev 3、ST Discovery 板 MB1829 原理图 (参考) , 以及用 KiCad 10 从当前原理图导出的网表 (逐脚核对) 。


当前原理图核对结论

MEMORY 页目前只放了 U2 符号, **9 个引脚全部未连接** (网表中均为 unconnected-(U2-...)) , MCU_IO 页也还没有 Flash 相关标签。需要按下表补齐:

#	级别	问题	修改方法
1	严重	U2 的 VCC(8)、VSS(4)、EP(9) 未接, Flash 没电	8 脚接 +1V8, 4 脚、9 脚接 GND (图 2)
2	严重	6 根信号线未接; MEMORY 图纸符号没有图纸引脚; MCU_IO 页没有 OSPI 标签	两页各加 6 个层次标签, 根原理图导入图纸引脚并连线 (图 3)
3	需加	CS# 没有上拉。手册第 7 页: 上电后 CS# 不允许悬空; MCU 复位期间引脚为高阻	R23 10 k Ω 从 OSPI_NCS 上拉到 +1V8
4	需加	出厂 QE = 0, 此时 3 脚是 WP#、7 脚是 HOLD#。单线读 ID / 写状态寄存器时 MCU 不驱动 IO2/IO3, 悬空可能触发 HOLD 或写保护	R24、R25 10 k Ω 分别把 OSPI_IO2、OSPI_IO3 上拉到 +1V8
5	需加	VCC 旁没有去耦电容 (读电流 15 mA、擦写 12 mA, 有瞬态)	C79 100 nF 贴 8 脚; C80 1 μF 放旁边
6	建议	CLK 是最快的线, 无源端匹配, 走线较长时有过冲	在 MCU 端串 R26 (默认 0 Ω , 调试时可改 22–33 Ω)


图 1 · 存储子系统框图

括号内为 TFBGA-216 球号 (取自当前原理图 U1 符号)




MCU 与 Flash 同在 +1V8 上，逻辑电平直接兼容。PE10-PE15 在 BGA 上集中于 M9-R11 区域，扇出方便。

图 2 • MEMORY 页 U2 完整接线 (建议原理图)



引脚排布与 MEMORY.kicad_sch 中 U2 符号一致 (左 1-4, 右 9-5)。R23-R26、C79、C80 为建议新增位号 (按当前网表的下一个空号预排, KiCad 重新标注后以实际为准)。

图 3 • 跨页连接 (根原理图需补的连线)



图纸符号 MEMORY (MEMORY.kicad_sch)

→ U2.6 SCLK (经 R26 0 Ω, R26 放 MCU 侧)

→ U2.1 CS#, R23 上拉

↔ U2.5 SI(IO0)

↔ U2.2 SO(IO1)

↔ U2.3 WP#(IO2), R24 上拉

↔ U2.7 HOLD#(IO3), R25 上拉

根原理图 XWatch Rev2.0.kicad_sch: 橙色虚线 = 目前缺失、需要补上的连线

KiCad 10 操作步骤


1. MEMORY 页: 按图 2 加 6 个层次标签 (OSPI_CLK / NCS / IO0–IO3)、+1V8、GND 和 R23–R25、C79、C80。
2. MCU_IO 页: 在 U1 的 PE10–PE15 上放本地标签 OCTOSPI1.xxx (与现有 I2C5.SCL 写法一致), 再接同名层次标签 OSPI_xxx; CLK 支路串 R26。
3. 根原理图: 右键 MCU_IO、MEMORY 图纸符号 → “导入图纸引脚”, 按上图把同名引脚连起来。
4. 重新导出网表或跑 ERC, 确认 OSPI_CLK 网络含 U1.P10、R26 和 U2.6, 其余同理; U2 不再有 unconnected 引脚。

为什么选 PE10–PE15

方案	引脚	结论
A (采用)	PE10–PE15 全组	全部空闲, 6 球集中在 M9–R11
B (ST 开发板)	PF6–PF10 + PA2	PA2 已作 SW3, NCS 需改用 PB11/PC11, 离 PF 组远
C	PA6/PA7/PB0/PB1 + PB10/PB11	可用, 但较分散, 且占用 SPI1 / USART3 资源

方案 B 的 IO0–IO3/CLK 也都空闲, 可作为布线不顺时的备选。

图 4 • 上电初始化与低功耗时序



Flash 关键时序 (规格书 8.1 / 8.6 节)

参数	符号	值
VCC 达标后到可访问	tVSL	≥ 2.5 ms
写保护阈值	VWI	1.0–1.5 V
CS# 高电平最短时间	tSHSL	≥ 20 ns
写状态寄存器时间	tW	5 / 30 ms (典型/最大)
进入深度掉电	tDP	≤ 20 μs
退出深度掉电	tRES1	≤ 20 μs
软复位后 (擦写中)	tRST_E	≤ 12 ms
时钟 (除 03h 外)	Fc	≤ 120 MHz

固件初始化顺序 (摘要)

```
// OCTOSPI1: 单 Flash, DEVSZ = 24 (16 MB)
// 时钟 160 MHz / 2 = 80 MHz, CSHT ≥ 2 周期
delay ≥ 2.5 ms // 上电后 tVSL
66h ; 99h ; delay 12 ms // 软复位 (防止热复位时处于擦写中)
9Fh → 期望 C8 60 18 // 读 JEDEC ID
35h → 若 QE(bit1) = 0:
    06h ; 01h 00h 02h // SR1=00, SR2 置 QE
    轮询 05h 直到 WIP = 0
// 读: EBh, 1-4-4, 24 位地址
// 模式字节 2 周期 + 4 个空周期
// 写: 06h + 32h (四线页编程, ≤ 256 B)
// 擦: 20h (4 KB) / 52h / D8h
// 空闲: B9h; 使用前: ABh + 20 μs
```

QE 是非易失位，只需在首次上电 (或产线烧录时) 写一次；写之前先读回，避免每次开机都擦写状态寄存器。

逐脚设计表 (手册要求 vs 建议接法 vs 当前原理图)

脚	引脚名	手册说明	建议接法	当前原理图
1	CS#	片选，低有效；上电后不得悬空	OSPI_NCS → U1.P11 (PE11), R23 10 k 上拉 +1V8	X 未接
2	SO (IO1)	数据输出 / IO1	OSPI_IO1 → U1.M9 (PE13)	X 未接
3	WP# (IO2)	QE=0 写保护输入；QE=1 为 IO2	OSPI_IO2 → U1.R10 (PE14), R24 10 k 上拉 +1V8	X 未接
4	VSS	地	GND	X 未接
5	SI (IO0)	数据输入 / IO0	OSPI_IO0 → U1.N11 (PE12)	X 未接
6	SCLK	串行时钟，模式 0/3	OSPI_CLK → R26 0 Ω → U1.P10 (PE10)	X 未接
7	HOLD# (IO3)	QE=0 保持输入；QE=1 为 IO3	OSPI_IO3 → U1.N10 (PE15), R25 10 k 上拉 +1V8	X 未接
8	VCC	1.65–2.0 V	+1V8, C79 100 nF + C80 1 μF	X 未接
9	EP	裸露焊盘，内部悬空 (手册 10.5 节注 2)	GND (焊接与散热)	X 未接

MCU 引脚分配 (建议，需在 MCU_IO 页新增)

信号	MCU 球号 / 端口	复用功能	方向	说明
OSPI_CLK	P10 (PE10)	OCTOSPIM_P1_CLK	MCU→Flash	GPIO 速度设 Very High; 串 R26
OSPI_NCS	P11 (PE11)	OCTOSPIM_P1_NCS	MCU→Flash	外部 R23 上拉，不靠内部上拉
OSPI_IO0	N11 (PE12)	OCTOSPIM_P1_IO0	双向	—
OSPI_IO1	M9 (PE13)	OCTOSPIM_P1_IO1	双向	—
OSPI_IO2	R10 (PE14)	OCTOSPIM_P1_IO2	双向	外部 R24 上拉
OSPI_IO3	N10 (PE15)	OCTOSPIM_P1_IO3	双向	外部 R25 上拉

复用功能与 TFBGA-216 球号取自 DS14102 Rev 3 引脚表，并与当前原理图 U1 符号逐一核对；6 个球在网表中均为 unconnected。AF 编号由 CubeMX 生成。OCTOSPIM 中把 OCTOSPI1 映射到端口 P1（非复用模式）。

物料（存储部分）

位号	规格	状态	用途
U2	GD25LQ128EWIGR, WSON-8 6×5 mm (LCSC C2928889)	已有	16 MB NOR Flash
R23	10 kΩ 1% 0201/0402	新增	CS# 上拉
R24 / R25	10 kΩ 1% 0201/0402	新增	WP#(IO2) / HOLD#(IO3) 上拉
R26	0 Ω (预留 22–33 Ω) 0201/0402	新增	CLK 串联源端匹配，放 MCU 侧
C79	100 nF X5R 6.3 V 0201/0402	新增	VCC 高频去耦，贴 8 脚
C80	1 μF X5R 6.3 V 0402	新增	VCC 储能去耦

PCB 布局与布线

1. U2 尽量靠近 MCU 的 PE10–PE15（M9–R11 区域），6 根信号线控制在 **30 mm 以内**，线长差 < 5 mm（80 MHz SDR 余量充足，不需要严格等长）。
2. 单端阻抗按板厂叠层控制在 50 Ω 左右；参考平面为完整 GND，不跨分割，换层处加回流地孔。
3. CLK 与其他信号保持 ≥ 2 倍线宽间距，最好两侧包地；R26 放在 MCU 球附近。
4. 远离 DC-DC 开关节点（U3 的 L1、U4 的 L2）、32 kHz / 16 MHz 晶振，以及 DSI 差分对。
5. C79 与 U2 同层、紧贴 8 脚放，地孔就近；+1V8 走线宽度按 ≥ 30 mA 设计。
6. EP 焊盘开窗打 2–4 个 GND 过孔，钢网做分割开窗，防止焊膏过多导致器件浮高。
7. 建议 OSPI_NCS、CLK、IO0–IO3 各留一个测试点，便于逻辑分析仪调试或产线外部烧录。

待确认事项

1. R23–R26、C79、C80 位号是按当前网表空号预排的，KiCad 重新标注后以实际为准；新增器件后注意 SENSOR 页与 MCU_PWR/MCU_IO 页都出现了 U11，属于其他页面的位号重复，建议顺带检查。
2. +1V8（U4）负载余量：Flash 读 15 mA（典型） / 20 mA（最大），擦写 12–20 mA，请在电源预算中计入。
3. 是否需要外部烧录：如资源文件由产线直接写入 Flash，需在 PCB 上留测试点，并确认烧录时 MCU 的 PE10–PE15 处于高阻（MCU 保持复位）。
4. 是否用 OTFDEC 加密资源：OTFDEC1 只支持 OCTOSPI1 的内存映射读，本方案已用 OCTOSPI1，可直接支持。
5. 后续若改用更大容量（如 GD25LQ256），需要 32 位地址，引脚和电路不变，只改固件。