AG3335M 禁布区来源与处理建议

来源：C727-AG3335M_EVK_V2-200320-2.PcbDoc / U0401

结论：原 PcbDoc 已有真实 Keepout 标记；并非 KiCad 将普通边框凭空变成禁布区。

当前“ 禁止走线／过孔／焊盘／铺铜 ”的全禁效果，不适合直接保留在这个 BGA 库封装。

1. 原文件中的直接证据

U0401 对应 Components6 中的组件索引 346。

Regions6 和 ShapeBasedRegions6 的第 9 号记录（从 0 开始）均归属于该组件。

区域原始 layer 字节为 1，V7_LAYER=TOP，flags2=2：即顶层 Keepout 对象。

它是矩形区域，局部坐标 X=±1.95 mm、Y=±2.15 mm，大小约 3.9 × 4.3 mm。

与项目封装中覆盖整颗芯片的 F.Cu 规则区边界相同。

2. 全禁效果从何而来

原区域属性有 KIND=0、SUBPOLYINDEX=-1 等字段，但没有 KEEPOUTRESTRICTIONS。

因此，文件证明了“ 这是禁布区 ”，却没有提供明确的细分限制类型。

在当前安装的 KiCad 10.0 中重新导入后，得到一个顶层规则区域：

走线禁止=是；过孔禁止=是；焊盘禁止=是；铺铜禁止=是。

当前 KiCad 开源解析器对缺失的细分限制字段也采用全限制默认值。

3. 与实际 PCB 布线的冲突

相同矩形范围中有 73 个焊盘、130 段顶层走线和 27 个接通顶层的过孔。

走线／过孔计数方法：至少一个端点或孔中心位于矩形内，且对象接通 F.Cu。

说明该区域并未在这份已布线 PCB 中作为有效的“ 全禁区 ”得到遵守。

但这些事实不能单独证明它最初只用于禁铺铜，也不能定位更早格式转换的责任。

4. 建议

针对当前项目库，建议去除这块覆盖整颗 BGA 的全禁区域，恢复正常引脚引出。

保留芯片外形和 1 脚标记；装配间距应使用 F.Courtyard 表达。

如确有芯片下方禁铺铜要求，应依据原厂资料另设“ 仅禁铺铜 ”规则，不能由此文件推定。

对于“ 是否为导入误带 ”的准确表述：继承了上游 Keepout，并补成了全限制默认值；

很可能是上游导入或旧封装遗留，但原始设计意图仍缺少证据。

参考解析逻辑：KiCad altium_parser_pcb.cpp / AREGION6；Altium 官方对象专用 Keepout 说明。

原 PCB 局部：全禁范围与实际布线重叠

来源：C727-AG3335M_EVK_V2-200320-2.PcbDoc / U0401

由 KiCad 原生导入的原始 PCB 几何重绘。只显示与区域相交的顶层走线、过孔和 U0401 焊盘。

橙色虚线：3.9 × 4.3 mm 禁布范围；红色：顶层走线；蓝色：过孔；灰色：焊盘。



直接证据：原文件已有 Keepout 标记；当前 KiCad 导入会形成一个全禁规则区域。

工程判断：全禁范围覆盖实际引脚引出，不应未经审查照搬进可复用封装库。

本图仅用于展示空间重叠；不代表完整连通性或 DRC 检查。