
STM32U5A9BJY6QTR 电源模块接线图

主方案：外部 +1V8 供电 + 芯片内部 SMPS；USB 使用 +3V3；无独立 RTC 备用电池；DSI 已启用。



逐球接线表与物料参数

主图覆盖全部 56 个电源、参考、SMPS 与接地球位；球号按 ST DS13543 Rev 3 的 WLCSP208 列核对。[1]

电源域	WLCSP208 球号	本图网络 / 元件	要求
VDD / 17 球	A6, A12, A24, A26, F1, G2, H1, L2, L26, M1, N2, P1, R2, T1, T15, T19, T25	+1V8；C201-C217 各 100 nF；C218 10 uF	每球近端去耦，10 uF 靠近芯片。
VDDIO2 / 2 球	A16, E2	+1V8；C219/C220 各 100 nF；C221 4.7 uF	PG[15:2] 的独立 I/O 电源域。
VDDA / VREF+	R26 / P25	+1V8 经 R201=0 Ω；各 1 uF + 100 nF	本版内部 VREFBUF 关闭；模拟满量程约 1.8 V。
VDDUSB / VDD11USB	A2 / D1	A2 → +3V3_USB + C226 100 nF；D1 → VCORE	USB 使用时 A2=3.0-3.6 V；不可接 1.8 V 或 5 V。
VBAT	B25	+1V8 + C227 100 nF	本图无独立 RTC 备用电池。
VDDDSI / VDD11DSI	G24 / J24	G24 → +1V8 + C228 100 nF；J24 → VCORE	VDDDSI 与 VDD 同源，VDD11DSI 与 VDD11 相连。
SMPS 输入 / 开关节点	T9 / T11	T9 → +1V8 + C229/C230；T11 → L201 → VCORE	T11 为开关节点，禁止直连 +1V8 或当 GPIO 使用。
VDD11 / 3 球	A4, A22, T3	全部接 VCORE；C231/C232 2 × 2.2 uF；C233-C235 3 × 100 nF	100 nF 为每球建议去耦；2 × 2.2 uF 为调压器稳定电容。
VSS / 19 球	B5, B11, B15, B23, E4, F3, G4, H3, J4, K3, L4, L24, M3, N4, P3, R4, R16, R20, R24	全部接 GND	同一完整地平面，分布就近过孔。
其他地	VSSA=N26；VREF-=N24；VSSSMPS=R8；VSSDSI=E24/F23/H23	全部接 GND	不能悬空；参考地与 VSSA 等电位。

SMPS 元件不能只按标称容量挑选

器件	数据手册电气要求（DS13543 Rev 3 p.184）	布局建议
L201	2.2 uH ±20%；饱和电流 >0.5 A；DCR <200 mΩ	靠近 T11；开关铜皮小，远离晶振、ADC 和天线。
C229 / CIN	10 uF ±20%；额定电压 ≥10 V；3 MHz 时 ESR <10 mΩ	紧靠 T9/R8，不能用远处电源大电容替代。
C231/C232 / COUT	2 × 2.2 uF ±20%；额定电压 ≥10 V；COUT 的 3 MHz ESR <20 mΩ	两颗分配在 T3 与 A4/A22 一侧；回路短，返回 R8 地。
其他去耦	100 nF：建议 X7R、≥6.3 V；1/4.7/10 uF 按有效容量核算	封装可按布板选 0201/0402/0603；CIN/COUT 优先满足规格。

位号说明：C201-C235、R201、L201 仅供照图接线；导入工程时按全板位号重新编号。

接线落地、上电顺序与 LDO 备选

本图是芯片电源域接线，不包含电池充电与 +1V8 / +3V3 上游稳压器的具体设计。

1. 现有 KiCad 符号要补齐 U15B 内的电源脚

截图的 U15A 未展示全部电源相关引脚：B25/VBAT、P25/VREF+、N24/VREF-、T11/VLXSMPS 在当前库的 U15B
单元。主图将它们合并展示，实际原理图中使用同名网络标签连接。不要新建第二颗芯片来补脚；U15A/U15B 必须属于同一 U15。

2. 1.8 V 与 3.3 V 必须满足上、下电顺序

主电源 +1V8 先建立，确认 VDD >1 V 后再开启 +3V3_USB；当 VDD <1 V 时，VDDA/VDDIO2/VDDUSB 必须低于 VDD+0.3 V。关机先撤掉 USB/其他独立域，再撤 +1V8；放电瞬态按手册的能量限制校核。USB 口 VBUS=5 V 不是 VDDUSB，不可直接连接 A2。[1][2]

无备用电池时按图 B25 接 +1V8；若以后要主电源关断仍保留 RTC，另设计 1.65-3.6 V 备用源和隔离。不能把单节锂电直接连 VBAT。1.8 V 轨还需校核容差、纹波与 BOR 阈值，确保实际 VDD 不低于 1.71 V。

3. 如果确定只用内部 LDO：仅按下面改接

纯 LDO 方案（与第 1 页 SMPS 主方案二选一）

T9 / VDDSMPS

不装 L201；不装 C229/C230。

VDD11 保留 2 × 2.2 uF 到 GND。

T11 / VLXSMPS

D1、J24 仍接 VCORE；其他域同主图。

不要把“纯 LDO 时 T9/T11 接地”和主图 SMPS 的接法混用。

如果采用第 1 页带完整电感网络的硬件，芯片可按官方流程在内部 LDO/SMPS 间切换；固件供电模式、VOS、频率及 DSI/USB 初始化必须匹配。

VCORE 随内部调压模式/档位变化，不是应由外部 PMIC 强行提供的固定 1.1 V。

4. 布板与首次上电检查

先放 CIN、L201、COUT，缩短 T9-R8 输入回路和 T11-L201-VCORE-COUT 回路；所有地返回完整 GND 平面。VDD/VDDIO2 电容逐球分散，DSI/USB 电容靠近球位；不要在模拟地与数字地之间割裂回流。断电检查短路；限流上电先验证 1.8 V、3.3 V 和 VCORE，再连接调试器，最后启用 SMPS、USB、DSI。固件还需按供电状态释放 USB、模拟与 VDDIO2 域隔离。[1][2]

资料依据与核对状态

[1] ST DS13543 Rev 3：表 27 的 WLCSP208 球号；§3.9.1；图 24 与 §5.1.6（pp.183-184）。
[2] ST AN5373：Power supply management / Power supply schemes。
已核对 56 个相关球位；本次未改原理图，未执行 ERC/PCB DRC，接线落实后仍需工程检查和实板验证。