
# NFC 芯片与主控 · 全引脚连接图

适用 ST25R3916-AQWT（非 B 版）| 3.3 V、四线 SPI、固定匹配、内部负载调制




同名网络电气相连；P2/P3 为本文件页码。引脚电气属性虽已在库中设为无源，实际接线仍按原厂功能区分输入、输出。

本文件为打样参考，未完成硬件验证。不能保证复制现有门禁卡，也不包含支付安全单元或交通卡发行功能。


# 电源去耦与 27.12 MHz 时钟

保留内部稳压器 | 稳压输出只接本芯片所需负载与电容，不并入外部 3.3 V

### 外部主电源

U1.8 VDD


+3V3_NFC




### 外部 TX 电源

U1.10 VDD_TX


+3V3_NFC




### 数字接口电源

U1.1 VDD_IO


+3V3_NFC




### 数字稳压输出

U1.3 VDD_D


VDD_D_OUT




### 模拟稳压输出

U1.7 VDD_A


VDD_A_OUT




### RF 稳压 / 驱动输入

U1.9 + U1.14


VDD_RF_OUT




### AM 稳压输出

U1.11 VDD_AM


VDD_AM_OUT





### 模拟参考旁路

U1.24 AGDC

AGDC_BYP




## Y1：无源晶体，不是 13.56 MHz 晶体




VDD 与 VDD_TX 由同一稳压 3.3 V 供电；VDD_IO 也采用同一电源域。电容就近接地。

* 晶体电容为起点：CL ≈ C16×C17/(C16+C17)+Cstray。两只 10 pF、寄生 3 pF 对应 CL≈8 pF。按晶体规格复核。


晶体的 ESR、驱动等级及起振裕量按数据手册核验；金属外壳的接地端按晶体厂商要求处理。

# 射频通道 · 差分固定匹配网络

原创简化拓扑：去除可变电容和外部调制支路 | RF 元件值为调试起点，非整机定值

RFO1/2 经滤波、匹配及阻尼驱动线圈；RF_A/B 是串联匹配电容之后、阻尼电阻之前的取样点。

* 参考量级来自 NFC06A1，但移除 AAT 后不能原样视为已匹配。需测线圈参数并重新计算 C18~C27、L1/L2、R2/R3。




## 接收分压：两路保持对称，必须连接 RFI1 / RFI2




接收电容分压的一阶比例约 10/(10+180)=1/19；最终须核查强外场下 RFI 峰值、电容耐压及目标模式灵敏度。

# 器件清单与装配约束

先确认器件与网络，再定天线尺寸及匹配值 | DNP 表示预留但不装配

| 位号 | 规格 / 数量 | 用途及装配要求 |
| --- | --- | --- |
| U1 | ST25R3916-AQWT ×1 | VFQFPN32；按库封装检查 1 脚、EP 及焊盘 |
| Y1 | 27.12 MHz 无源晶体 ×1 | 负载电容按所选型号；检查起振与频差 |
| C1/C6/C8/C12 | 2.2 µF ×4 | X5R/X7R，≥10 V，0402 或 0603 |
| C3/C10 | 4.7 µF ×2 | X5R/X7R，≥10 V；核查直流偏压后有效容量 |
| C14 | 1 µF ×1 | X5R/X7R，≥10 V；AGDC 专用旁路 |
| C2/C4/C5/C7/C9/C11/C13/C15 | 10 nF ×8 | X7R，≥10 V；贴近对应引脚 |
| C16/C17 | 10 pF ×2，待核定 | C0G/NP0；晶体负载电容 |
| C18/C19 | 680 pF ×2，待调 | C0G/NP0，初选 ≥50 V；EMC 滤波 |
| C20/C21；C22/C23 | 100 pF ×2；56 pF ×2，待调 | C0G/NP0，初选 ≥50 V；固定匹配 |
| C24/C26；C25/C27 | 10 pF ×2；180 pF ×2，待调 | C0G/NP0，初选 ≥50 V；接收分压 |
| L1/L2 | 270 nH ×2，待调 | RF 高 Q 电感；核查 SRF、电流和封装损耗 |
| R1；R2/R3 | 100 kΩ ×1；2.4 Ω ×2 | R1：CS 默认上拉；R2/R3：阻尼，初选 0603 |
| ANT1 | 定制 PCB / FPC 天线 ×1 | 测量 L、串联损耗与寄生；金属环境考虑磁片 |

## 装配边界

本版不装 AAT、外部负载调制及电容传感支路。只安装一个完整的射频匹配方案；器件耐压、电流与功率须以实测峰值复核。

# 主控接入、固件与门禁功能边界

四线 SPI 基线 | 透明模式预留的引脚能力须在选择 MCU 管脚时确认

## 01 主控接口与默认状态

| U1 信号 | 主控连接 | 要求 |
| --- | --- | --- |
| BSS / 29 | GPIO 输出 NFC_CS_N | R1=100 kΩ 上拉到 +3V3_NFC；上电保持高 |
| SCLK / 30；MOSI / 31 | SPI 时钟；SPI 输出 | SPI Mode 1：CPOL=0，CPHA=1；先低速调通 |
| MISO / 32 | SPI 输入 + 可切换捕获输入 | 透明模式为接收数据；不能只预留普通 SPI 功能 |
| IRQ / 27 | 可唤醒的中断输入 | CMOS 输出，高电平有效；读取中断状态后清除 |
| MCU_CLK / 28 | 定时器 / 外部同步时钟输入 | 透明模式必需；核查主控同步采样及引脚复用 |
| I2C_EN / 20 | 直接接 GND | 固定 SPI；不是 3.3 V 电平的模式控制口 |

## 02 固件启动与节电

上电后按 DS12484 Rev8 §4.1 完成初始化，包括其要求的 FC / 04 / 10 测试寄存器帧；Set default 后亦应执行。配置 3.3 V 模式，再进行稳压调整及晶体稳定检查。

首版先验证 RFAL 的标准读写与卡模拟，再接入上层应用。刷门禁以监听外部读头为主，不持续开启读卡轮询；记录待机、唤醒与刷卡三种状态的整板电流。

内部负载调制：按 AN5276 §3.1.1 启用 lm_dri、禁用 lm_ext，并调节 pt_res / ptm_res；固定匹配不执行 AAT。

## 03 “能模拟”与“能开门”之间仍有协议条件

本电路提供 NFC 射频硬件。门禁还需匹配卡类型、UID 规则、应用数据与认证。MIFARE Classic 透明模式涉及额外时序 / 编码实现，不能视为已由本图完成。

原理图库中“全部引脚无源”只影响 ERC，不改变芯片电气功能；供电输出误接等问题仍须人工检查。

# PCB 布局、调谐与验收

使用电池、屏幕、外壳和表带金属件的最终装配状态验证，避免只在裸板上定值

## 01 布局重点

U1.6、12、16、21、26 与 EP33 接连续地平面；EP 下布接地散热过孔并控制焊膏。RFO、匹配网络与天线馈点保持对称、短连接。

去耦电容紧贴对应引脚，优先形成短回流。晶体靠近 XTI/XTO；SPI 与开关电源远离 RFI。天线及其投影区域避免连续铜面和金属遮挡；磁片安装后重新调谐。

## 02 按结果推进样机验收

| 序号 | 操作 | 通过条件 / 留存结果 |
| --- | --- | --- |
| 1 | 断电检查与限流上电 | 各电源无短路；稳压输出未被外部 3.3 V 强灌；EP 接地 |
| 2 | 验证 SPI、时钟、中断 | 能读取芯片标识 / 寄存器；起振稳定；IRQ 能唤醒主控 |
| 3 | 测天线 L / R / SRF 并计算匹配 | 用 AN5276 / 匹配工具迭代；记录最终 L/C/R 与网络阻抗 |
| 4 | 验证弱场、强场及多方向耦合 | RFI 电压及射频元件应力在限值内；能稳定激活及通信 |
| 5 | 实际门禁协议与整机功耗 | 受控测试门禁能够认证；记录成功率、距离、耗时及电流 |

## 03 原厂依据（点击条目打开）


[1] ST DS12484 Rev8，2023-05：引脚表、供电、SPI、透明模式和初始化。

[2] ST X-NUCLEO-NFC06A1：电源、晶体与差分匹配参考；本方案已简化。

[3] ST AN5276 Rev6，2023-05：天线测量、内部负载调制、匹配及验证。


状态：文档接线与排版已核对；未进行样机电测、射频仿真或门禁兼容性测试。