

MIPI DSI / QSPI / SPI 屏幕通讯接口对比

466×466 AMOLED 屏幕接口选型 · 面向 X-Watch Rev2.0 硬件设计

0. 文档说明

本文档面向 X-Watch Rev2.0 硬件设计，对智能手表 AMOLED

屏幕常用的三种通讯接口进行系统对比。目标分辨率为 466×466@60Hz 24-bit，MCU 为 STM32U5G9NJH6Q。

1. 接口概述

1.1 SPI (Serial Peripheral Interface)

传统单线串行接口。MCU 通过 MOSI 线逐 bit 发送像素数据，辅以 CLK、CS、DC (Data/Command) 信号。几乎所有 MCU 都内置 SPI 外设，无需额外硬件。

- **信号类型:** 单端 CMOS 电平
- **数据线:** 1 根 (MOSI)
- **典型时钟:** 20~50 MHz
- **总引脚数:** 3~4 根 (CLK + MOSI + CS + 可选 DC)
- **协议:** 主从式，命令 + 数据模式

1.2 QSPI (Quad SPI)

SPI 的四线并行扩展。同时使用 D0~D3 四根数据线传输，带宽提升 4 倍。需要 MCU 具备 QSPI/OSPI 外设。

- **信号类型:** 单端 CMOS 电平
- **数据线:** 4 根 (D0~D3)
- **典型时钟:** 40~80 MHz
- **总引脚数:** 6 根 (CLK + D0~D3 + CS)
- **协议:** 命令 + 数据模式，兼容 SPI 命令集

1.3 MIPI DSI (Display Serial Interface)

MIPI 联盟定义的高速显示接口标准。使用差分信号对 (D-PHY) 传输，支持 1~4 条数据通道 (Lane)，每条通道由一对差分线组成。需要 MCU 内置专用 DSI 外设。

- **信号类型:** 差分 D-PHY (低压差分信号)
- **数据通道:** 1~4 Lane (每 Lane 一对差分线)
- **典型速率:** 80~500 Mbps/Lane (智能手表级), D-PHY 最高 2.5 Gbps/Lane
- **总引脚数:** 6~12 根 (Clock 差分对 + 1~4 Data 差分对)
- **协议:** 视频流模式 (Video Mode) 或命令模式 (Command Mode)




图 1 三种接口物理连线拓扑

2. 核心参数对比

参数	SPI	QSPI	MIPI DSI
数据线数量	1	4	2~8 (差分)
时钟频率	20~50 MHz	40~80 MHz	80~500 MHz/Lane
峰值带宽	~50 Mbps	~320 Mbps	500~2000 Mbps
信号电平	单端 3.3V/1.8V	单端 3.3V/1.8V	差分 200mV
传输距离	短 (<20cm)	短 (<20cm)	中 (<30cm)
EMI 特性	高速时较差	高速时较差	优秀 (差分抵消)
MCU 外设要求	通用 SPI	OSPI/QSPI	专用 DSI Host
布线难度	极低	低	中 (差分等长)
协议开销	命令字+地址	命令字+地址	包头+ECC+CRC
有效带宽比	~85%	~85%	~90% (Video Mode)

3. 带宽需求分析

3.1 目标场景

466×466 分辨率，24-bit 色深 (RGB888)，60 FPS 刷新率。

原始数据量: $466 \times 466 \times 24 = 5,211,936 \text{ bit/帧}$
所需带宽: $5,211,936 \times 60 = 312,716,160 \text{ bps} \approx 313 \text{ Mbps}$




图 2 各接口带宽 vs 466×466@60Hz 最低需求 (313 Mbps)

3.2 各接口带宽余量

接口	峰值带宽	有效带宽	余量	60Hz 可行性
SPI (50 MHz)	50 Mbps	~42 Mbps	-271 Mbps	不可行，仅 ~8 FPS
QSPI (80 MHz)	320 Mbps	~272 Mbps	-41 Mbps	勉强，实际 ~52 FPS
MIPI DSI 1-Lane	500 Mbps	~450 Mbps	+137 Mbps	充裕
MIPI DSI 2-Lane	1000 Mbps	~900 Mbps	+587 Mbps	极充裕

3.3 结论

- **SPI:** 带宽严重不足，466×466@60Hz 完全不可行
- **QSPI:** 理论峰值刚好踩线，扣除协议开销后无法稳定 60 FPS
- **MIPI DSI 1-Lane:** 60% 余量，稳定 60 FPS 无压力
- **MIPI DSI 2-Lane:** 220% 余量，可支持更高帧率或更大分辨率

4. 帧率上限对比

基于有效带宽计算各接口理论最大帧率：

接口	有效带宽	每帧数据量	最大帧率
SPI (50 MHz)	42 Mbps	5.21 Mbit	~8 FPS
QSPI (80 MHz)	272 Mbps	5.21 Mbit	~52 FPS
MIPI DSI 1-Lane (500 Mbps)	450 Mbps	5.21 Mbit	~86 FPS
MIPI DSI 2-Lane (1 Gbps)	900 Mbps	5.21 Mbit	~172 FPS

5. 驱动模式与 CPU 负载




图 3 SPI/QSPI 命令模式 vs MIPI DSI Video Mode 数据流

5.1 SPI / QSPI：命令+数据模式

MCU 必须主动发起每一帧的传输流程：

1. 发送列地址设置命令 (CASET)
2. 发送行地址设置命令 (RASET)
3. 发送写内存命令 (RAMWR)
4. 通过 DMA 发送整帧像素数据
5. 等待传输完成，重复步骤 1~4

CPU 参与度: 中等。虽然像素数据可用 DMA 传输，但每帧的命令序列需要 CPU 介入。60 FPS 下每 16.7ms 触发一次中断和命令序列。

5.2 MIPI DSI：视频模式 (Video Mode)

DSI 外设与 LTDC (LCD-TFT Display Controller) 协同工作：

1. CPU 配置 LTDC framebuffer 地址和参数 (仅初始化一次)
2. LTDC 自动从 framebuffer 读取像素数据
3. DSI 外设自动将像素打包成 DSI 数据包
4. 持续输出视频流，无需 CPU 参与

CPU 参与度: 零。初始化后 CPU 完全不参与帧传输，可专注于应用逻辑或进入低功耗模式等待 VSYNC。

5.3 MIPI DSI：命令模式 (Command Mode)

DSI 外设按需发送帧数据，适合静态画面省电：

1. CPU 更新 framebuffer 后触发一次传输
2. DSI 外设通过命令模式将新帧写入屏幕 GRAM
3. 屏幕 DDIC 自行从 GRAM 刷新面板
4. 无画面变化时 MCU 可深度睡眠

CPU 参与度: 极低。仅在画面更新时触发一次 DMA 传输。

6. 功耗对比

维度	SPI	QSPI	MIPI DSI
传输功耗	低 (低速)	中	中 (高速差分)
空闲功耗	接口无低功耗态	接口无低功耗态	LP 模式 (<1mA)
EMI 辐射	高速时较高	高速时较高	低 (差分抵消)
CPU 功耗开销	每帧中断+命令	每帧中断+命令	Video Mode 零开销
综合评价	低速省电, 高速费电	中等	高速低功耗, 空闲极省

智能手表场景分析:

- 息屏/静态表盘: MIPI DSI Command Mode 最省电, MCU 深度睡眠 + 屏幕自刷新
- 动态界面/动画: MIPI DSI Video Mode 最高效, CPU 零负载 + 差分信号低 EMI
- SPI 仅适合低分辨率 (<240×240) 的简单显示场景

7. PCB 布线要求

7.1 SPI / QSPI

- 信号类型: 单端, 普通走线即可
- 阻抗控制: 不需要 (短距离)
- 等长要求: QSPI 的 D0~D3 建议等长, 偏差 <5mm
- 层数影响: 无特殊要求, 双层板可完成
- 走线宽度: 常规 0.15~0.2mm
- 参考平面: 建议有完整地平面但非强制

7.2 MIPI DSI

- 信号类型: 差分对, 必须成对走线
- 阻抗控制: 差分阻抗 $100\Omega \pm 10\%$
- 等长要求: 差分对内 <0.1mm, 对间 <1mm
- 层数影响: 建议 4 层板, 差分对走内层, 参考平面完整
- 走线宽度: 根据阻抗计算 (典型 0.1mm 线宽 / 0.1mm 间距)
- 参考平面: 必须有连续完整的参考地平面
- 过孔: 差分对避免过孔, 必须换层时成对打过孔

8. STM32U5G9 支持情况

特性	SPI	QSPI	MIPI DSI
外设名称	SPI1~SPI3	OCTOSPI	DSI Host
最高速率	80 MHz	200 MHz (OctoSPI)	500 Mbps/Lane
DMA 支持	有	有	自动 (LTDC→DSI)
Lane 数	-	-	最多 2-Lane
LTDC 联动	否	否	是 (自动输出)

特性	SPI	QSPI	MIPI DSI
framebuffer	需软件管理	需软件管理	LTDC 硬件管理
中断频率	每帧	每帧	仅 VSYNC/TE

STM32U5G9 的 DSI Host 特性:

- D-PHY v1.0, 1~2 数据 Lane
- 支持 Video Mode (Burst/Non-Burst) 和 Command Mode
- 内置 PLL 产生 DSI 时钟, 无需外部时钟源
- 与 LTDC 硬连接, framebuffer → LTDC → DSI → 屏幕全自动
- 支持 TE (Tearing Effect) 同步, 避免画面撕裂

9. 适用场景总结

场景	推荐接口	理由
低分辨率小屏 (<240×240)	SPI	简单便宜, 带宽够用
中分辨率手表 (240~400)	QSPI	性价比好, 带宽刚好
高分辨率手表 (400~480)	MIPI DSI	唯一能稳定 60 FPS 的方案
需要 CPU 低功耗	MIPI DSI	Video Mode CPU 零负载
静态画面省电	MIPI DSI Cmd	MCU 深度睡眠 + 屏幕自刷新
双层 PCB 限制	QSPI	无差分布线要求
4 层 PCB 可用	MIPI DSI	充分发挥差分优势

10. X-Watch 设计建议

1. **首选 MIPI DSI 1-Lane:** STM32U5G9 内置 DSI Host + LTDC, 466×466@60Hz 带宽充裕 (余量 60%), CPU 零负载, 差分信号在手表密集 PCB 上 EMI 最优
2. **PCB 预留 2-Lane 走线:** STM32U5G9 支持 2-Lane, 为后续帧率升级或更大分辨率留余量, 仅多 2 根差分线 (4 根走线)
3. **使用 Video Mode + TE 同步:** 动态 UI 下最高效; TE 引脚接 MCU GPIO 中断, 避免画面撕裂
4. **静态表盘切换 Command Mode:** 长时间静态画面时切入 Command Mode, MCU 进入 STOP2 模式省电, 屏幕 DDIC 从 GRAM 自刷新
5. **不建议使用 SPI/QSPI 方案:** 466×466 分辨率下 SPI 完全不可行, QSPI 无余量且 CPU 负载高