

Prueba del enlace PC–dsPIC

visor dspic 1khz

Haniel Ulises
Departamento de Control Automático, Cinvestav

2026-10-06 11:13:42

1. Configuración

Montaje	FT2232H con el dsPIC (firmware dsPicDaq)
Plataforma	Linux
Reloj SPI	1 000 kHz, modo 0, CS activo en bajo
Ritmo	cada 1 000 μ s (1 000 tramas/s)
Salida DAC	deshabilitada (0 V)
Comando	<code>visor_enlace -n 100000 -periodo 1000 -reloj 1000000</code>
Visor	señal rampa (triangular), amplitud 1 V, frecuencia 0.5 Hz, desplazamiento 0 V; la salida arranca deshabilitada y se habilita durante la prueba (bit 0 del byte flags de mosi)

2. Resultados

Se enviaron 100 000 tramas en 100.00 s (1 000 tramas/s). Resultado: **con errores**.

Tabla 1: Errores por tipo. Un evento del dsPIC se reporta en la respuesta siguiente a la trama que lo produjo.

Tipo	Tramas	%
USB / longitud	0	0.00
Encabezado	0	0.00
CRC	25	0.03
Número de secuencia	27	0.03
CRC (reportado por el dsPIC)	0	0.00
Encabezado (reportado por el dsPIC)	0	0.00
Longitud (reportado por el dsPIC)	26	0.03
Vigilancia (reportado por el dsPIC)	0	0.00
Reinicio (reportado por el dsPIC)	0	0.00

Tabla 2: Duración de `SPI_ReadWrite` medida en la PC, en μs .

Mínima	Media	Mediana	P99	P99.9	Máxima
91	178	150	1016	3013	11439

- Se registraron 78 eventos de error en 100 000 tramas; 99 947 respuestas (99.9 %) fueron válidas y con el número de secuencia esperado.
- De 99 999 respuestas comparadas con la esperada, 26 difieren en 183 bits. El 9.3 % de los bits erróneos corresponde al bit más significativo de algún byte.
- 1 017 transferencias (1.02 %) duraron más que el periodo; en Simulink cada una sería un paso atrasado.

3. Análisis

Prueba a 1 kHz con `visor_enlace`, con el FT2232H y la Curiosity Nano en un solo hub USB y sin cable de GND entre las tarjetas. Con `prueba_enlace` en la misma conexión no hubo errores (`dsPIC_1khz` de esta carpeta); con el visor, que carga la PC y la GPU, hubo 25 respuestas con CRC incorrecto (0.025 %), y en la respuesta siguiente el dsPIC reportó longitud incorrecta para la misma transferencia.

Las respuestas dañadas muestran la causa. Por ejemplo, se esperaba 5A AD 00 00 00 00 00 y se recibió 5A B0 05 AA D0 00 00 00: a partir del byte 1 aparece de nuevo el inicio de la respuesta (5A AD) recorrido 4 bits. En otras el recorrido es de 3 bits. Sólo la interrupción INT1 vuelve a armar la respuesta desde el principio, por lo que un pulso falso en `CS` a mitad de la transferencia se toma como fin de trama: la interrupción reinicia SPI1 y rearma el DMA mientras la PC sigue transfiriendo. La corrupción empieza en el byte 1 en 13 casos, en el 2 en uno y en el byte 7 en 11, según el momento del pulso; es el mismo patrón de `resultados/2026-10-05_p11`.

Con el cable de GND la misma prueba no tuvo errores (`resultados/2026-10-06_gnd`). La bandera de vigilancia de la trama 1 viene de la inactividad previa a la prueba y no se cuenta.

4. Gráficas




Figura 1: Duración de cada llamada a `SPI_ReadWrite` a lo largo de la prueba; la línea discontinua marca el periodo.




Figura 2: Distribución de la duración de las transferencias (20 cubetas por década).




Figura 3: Errores acumulados por tipo a lo largo de la prueba.




Figura 4: Bits erróneos por posición dentro de la trama, comparando cada respuesta con encabezado correcto contra la respuesta esperada (eco de la secuencia anterior, posición del encoder y status pendiente). No se incluyen las respuestas de arranque, que se cuentan aparte.