

Prueba del enlace PC–dsPIC

dspic 1khz

Haniel Ulises
Departamento de Control Automático, Cinvestav

2026-10-05 12:17:36

1. Configuración

Montaje	FT2232H con el dsPIC (firmware dsPicDaq)
Plataforma	Linux
Reloj SPI	1 000 kHz, modo 0, CS activo en bajo
Ritmo	cada 1 000 μ s (1 000 tramas/s)
Salida DAC	deshabilitada (0 V)
Comando	prueba_enlace -periodo 1000 -registro dspic_1khz.csv

2. Resultados

Se enviaron 100 000 tramas en 100.00 s (1 000 tramas/s). Resultado: **con errores**.

Tabla 1: Errores por tipo. Un evento del dsPIC se reporta en la respuesta siguiente a la trama que lo produjo.

Tipo	Tramas	%
USB / longitud	0	0.00
Encabezado	0	0.00
CRC	675	0.68
Número de secuencia	725	0.72
CRC (reportado por el dsPIC)	0	0.00
Encabezado (reportado por el dsPIC)	0	0.00
Longitud (reportado por el dsPIC)	719	0.72
Vigilancia (reportado por el dsPIC)	0	0.00
Reinicio (reportado por el dsPIC)	0	0.00

Tabla 2: Duración de `SPI_ReadWrite` medida en la PC, en μ s.

Mínima	Media	Mediana	P99	P99.9	Máxima
83	131	115	285	580	4385

- Se registraron 2119 eventos de error en 100 000 tramas; 98 599 respuestas (98.6 %) fueron válidas y con el número de secuencia esperado.
- De 99 998 respuestas comparadas con la esperada, 681 difieren en 6 028 bits. El 13.0 % de los bits erróneos corresponde al bit más significativo de algún byte.
- 1 respuestas (0.0 %) traen número de secuencia 0 y posición 0, como la que construye el firmware al arrancar, aunque la trama anterior tenía otra secuencia.
- 47 transferencias (0.05 %) duraron más que el periodo; en Simulink cada una sería un paso atrasado.

3. Análisis

Firmware `dsPicDaq` con el PLL ($F_{cy} = 50$ MHz) y reporte de la causa de reinicio en los cuatro bits altos del status. Comparado con el firmware a 4 MHz (`resultados/2026-10-05/dspic_1khz`):

	$F_{cy} = 4$ MHz	$F_{cy} = 50$ MHz
CRC incorrecto en la PC	83.7 %	0.68 %
Respuestas de arranque	5.9 %	0
Reinicios reportados	–	0
Longitud incorrecta (dsPIC)	0.07 %	0.72 %

El bit 7 de los bytes ya llega correcto: con $F_P = 50$ MHz el SPI esclavo presenta el primer bit de cada byte mucho antes del flanco en que lo muestrea el FT2232H. Las respuestas de arranque (secuencia 0) desaparecieron y el dsPIC no reportó ningún reinicio, por lo que las del firmware anterior estaban ligadas al reloj de 4 MHz; con el reporte de causa, un reinicio futuro ya no pasaría inadvertido. La única respuesta contada como de arranque es una trama legítima con eco de la secuencia 0.

Queda un defecto en el 0.7 % de las transferencias. En 672 de las 675 respuestas con CRC incorrecto, el dsPIC reporta en la respuesta siguiente que esa misma transferencia no tuvo 8 bytes: la falla daña ambos sentidos a la vez. Comparando con la respuesta esperada, la corrupción empieza en el byte 1 en el 63 % de los casos y en el byte 7 en el 26 %.

El byte 1 es el que `armar_dma()` entrega con una solicitud por software cuando el evento SPITBE ocurrió antes de habilitar el canal; el README ya lo señalaba como el punto que no podía verificarse sin hardware. Con la CPU 12.5 veces más rápida cambió la relación de tiempos entre esa solicitud y el evento, y en algunas tramas el canal de transmisión parece recibir un disparo de más o de menos. Los errores en el byte 7 apuntan a la frontera con el flanco de subida de CS. Ambos casos deben observarse con el analizador lógico (SCK, MISO, CS y RD10) antes de modificar `armar_dma()`.

4. Gráficas




Figura 1: Duración de cada llamada a `SPI_ReadWrite` a lo largo de la prueba; la línea discontinua marca el periodo.




Figura 2: Distribución de la duración de las transferencias (20 cubetas por década).




Figura 3: Errores acumulados por tipo a lo largo de la prueba.




Figura 4: Bits erróneos por posición dentro de la trama, comparando cada respuesta con encabezado correcto contra la respuesta esperada (eco de la secuencia anterior, posición del encoder y status pendiente). No se incluyen las respuestas de arranque, que se cuentan aparte.