

Prueba del enlace PC–dsPIC

dspic 1khz

Haniel Ulises
Departamento de Control Automático, Cinvestav

2026-10-05 12:50:21

1. Configuración

Montaje	FT2232H con el dsPIC (firmware dsPicDaq)
Plataforma	Linux
Reloj SPI	1 000 kHz, modo 0, CS activo en bajo
Ritmo	cada 1 000 μ s (1 000 tramas/s)
Salida DAC	deshabilitada (0 V)
Comando	<code>visor_enlace -n 100000 -periodo 1000 -reloj 1000000</code>
Visor	señal rampa (triangular), amplitud 1 V, frecuencia 0.5 Hz, desplazamiento 0 V; la salida arranca deshabilitada y se habilita durante la prueba (bit 0 del byte flags de mosi)

2. Resultados

Se enviaron 100 000 tramas en 100.00 s (1 000 tramas/s). Resultado: **con errores**.

Tabla 1: Errores por tipo. Un evento del dsPIC se reporta en la respuesta siguiente a la trama que lo produjo.

Tipo	Tramas	%
USB / longitud	0	0.00
Encabezado	0	0.00
CRC	1 044	1.04
Número de secuencia	1 108	1.11
CRC (reportado por el dsPIC)	0	0.00
Encabezado (reportado por el dsPIC)	0	0.00
Longitud (reportado por el dsPIC)	1 096	1.10
Vigilancia (reportado por el dsPIC)	1	0.00
Reinicio (reportado por el dsPIC)	0	0.00

Tabla 2: Duración de `SPI_ReadWrite` medida en la PC, en μs .

Mínima	Media	Mediana	P99	P99.9	Máxima
85	122	113	189	543	3738

- Se registraron 3 249 eventos de error en 100 000 tramas; 97 847 respuestas (97.8 %) fueron válidas y con el número de secuencia esperado.
- De 99 998 respuestas comparadas con la esperada, 1 056 difieren en 10 625 bits. El 12.8 % de los bits erróneos corresponde al bit más significativo de algún byte.
- 1 respuestas (0.0 %) traen número de secuencia 0 y posición 0, como la que construye el firmware al arrancar, aunque la trama anterior tenía otra secuencia.
- 67 transferencias (0.07 %) duraron más que el periodo; en Simulink cada una sería un paso atrasado.

3. Análisis

Prueba corrida con `visor_enlace` (interfaz gráfica en la misma PC), con el mismo firmware que `resultados/2026-10-05_p11` ($F_{cy} = 50$ MHz). El patrón de errores es el mismo que con `prueba_enlace`: no hay errores de encabezado ni reinicios, y cada respuesta con CRC incorrecto va seguida de la bandera de longitud del dsPIC para la misma transferencia (columna “status siguiente” en la captura). La corrupción empieza en el byte 1 en el 70 % de los casos y en el byte 7 en el 20 % (61 % y 26 % con `prueba_enlace`).

La proporción de tramas afectadas fue de 1.0 %, contra 0.7 % con `prueba_enlace`. Con dos corridas no se puede distinguir si la diferencia se debe a la carga de la interfaz gráfica o a la variación entre corridas; el origen del defecto está en la frontera de bytes del SPI esclavo y debe revisarse con el analizador lógico.

4. Gráficas




Figura 1: Ventana de visor_enlace al terminar la prueba.




Figura 2: Duración de cada llamada a SPI_ReadWrite a lo largo de la prueba; la línea discontinua marca el periodo.




Figura 3: Distribución de la duración de las transferencias (20 cubetas por década).




Figura 4: Errores acumulados por tipo a lo largo de la prueba.




Figura 5: Bits erróneos por posición dentro de la trama, comparando cada respuesta con encabezado correcto contra la respuesta esperada (eco de la secuencia anterior, posición del encoder y status pendiente). No se incluyen las respuestas de arranque, que se cuentan aparte.