

Prueba del enlace PC–dsPIC

dspic 1khz

Haniel Ulises
Departamento de Control Automático, Cinvestav

2026-10-05 11:44:59

1. Configuración

Montaje	FT2232H con el dsPIC (firmware dsPicDaq)
Plataforma	Linux
Reloj SPI	1 000 kHz, modo 0, CS activo en bajo
Ritmo	cada 1 000 μ s (1 000 tramas/s)
Salida DAC	deshabilitada (0 V)
Comando	prueba_enlace -periodo 1000 -registro dspic_1khz.csv

2. Resultados

Se enviaron 100 000 tramas en 100.00 s (1 000 tramas/s). Resultado: **con errores**.

Tabla 1: Errores por tipo. Un evento del dsPIC se reporta en la respuesta siguiente a la trama que lo produjo.

Tipo	Tramas	%
USB / longitud	0	0.00
Encabezado	132	0.13
CRC	83 670	83.67
Número de secuencia	163	0.16
CRC (reportado por el dsPIC)	1	0.00
Encabezado (reportado por el dsPIC)	1	0.00
Longitud (reportado por el dsPIC)	65	0.07
Vigilancia (reportado por el dsPIC)	0	0.00

Tabla 2: Duración de `SPI_ReadWrite` medida en la PC, en μ s.

Mínima	Media	Mediana	P99	P99.9	Máxima
83	128	118	212	1416	3950

- Se registraron 84 032 eventos de error en 100 000 tramas; 16 035 respuestas (16.0 %) fueron válidas y con el número de secuencia esperado.

- De 93 937 respuestas comparadas con la esperada, 77 837 difieren en 318 176 bits. El 45.4 % de los bits erróneos corresponde al bit más significativo de algún byte.
- 5 930 respuestas (5.9 %) traen número de secuencia 0 y posición 0, como la que construye el firmware al arrancar, aunque la trama anterior tenía otra secuencia.
- 137 transferencias (0.14 %) duraron más que el periodo; en Simulink cada una sería un paso atrasado.

3. Análisis

A 1 kHz la separación entre tramas es suficiente y casi todas las respuestas traen el encabezado correcto, pero el 84 % falla el CRC. En el mapa de bits, las posiciones con más errores son el bit 7 de los bytes 1, 2 y 7 (alrededor de 40 000 cada una, contra 16 000 como máximo en cualquier otra). Al compararlos con la respuesta esperada, en el 77 % de los 151 782 bits 7 erróneos el valor recibido es el del bit 0 del byte anterior, que es lo último que había en SDO. Por ejemplo, la respuesta esperada 5A 01 00 00 00 00 EC llega como 5A 01 00 00 00 00 6C: el bit 7 del CRC toma el valor del bit 0 del status (0).

Esto indica que el dsPIC no alcanza a poner en SDO el primer bit de cada byte antes de que el FT2232H lo muestree. En modo 0 el maestro lee ese bit en el primer flanco de subida, medio periodo de SCK (500 ns a 1 MHz) después de terminar el byte anterior, y el módulo SPI del dsPIC, sincronizado con un reloj de periférico de 4 MHz (250 ns por ciclo), necesita del orden de ese tiempo para cargar el byte siguiente en el registro de corrimiento. Las pruebas con SCK de 500 y 250 kHz lo confirman: los errores de CRC bajan del 84 % al 0.5 %.

Además, alrededor del 6 % de las respuestas trae número de secuencia 0 y posición 0, que es la respuesta que el firmware construye al arrancar. En compilación de producción, los manejadores de trampas generados por MCC (**traps.c**) ejecutan **reset**; entre ellas está el error de dirección del DMA. Estas respuestas aparecen también con SCK más lento y en rachas de tramas consecutivas, por lo que no se descarta que se trate del DMA retransmitiendo la respuesta inicial en lugar de un reinicio. Debe verificarse con una compilación de depuración (que se detiene en la trampa) o leyendo RCON al arrancar.

Recomendaciones

1. Elevar F_{cy} con el PLL. Acorta la interrupción de fin de trama (necesario para la prueba a máxima velocidad) y la latencia del SPI esclavo, que causa los errores de CRC.
2. Mientras tanto, bajar SCK a 500 kHz elimina casi todos los errores de CRC; la transferencia pasa de unos 130 a unos 190 μ s, todavía muy por debajo del periodo de 1 ms.
3. Determinar la causa de las respuestas de arranque antes de usar el bloque en lazo cerrado.

4. Gráficas




Figura 1: Duración de cada llamada a `SPI_ReadWrite` a lo largo de la prueba; la línea discontinua marca el periodo.




Figura 2: Distribución de la duración de las transferencias (20 cubetas por década).




Figura 3: Errores acumulados por tipo a lo largo de la prueba.




Figura 4: Bits erróneos por posición dentro de la trama, comparando cada respuesta con encabezado correcto contra la respuesta esperada (eco de la secuencia anterior, posición del encoder y status pendiente). No se incluyen las respuestas de arranque, que se cuentan aparte.