

Prueba del enlace PC–dsPIC

dspic max

Haniel Ulises
Departamento de Control Automático, Cinvestav

2026-10-05 11:44:47

1. Configuración

Montaje	FT2232H con el dsPIC (firmware dsPicDaq)
Plataforma	Linux
Reloj SPI	1 000 kHz, modo 0, CS activo en bajo
Ritmo	lo más rápido posible
Salida DAC	deshabilitada (0 V)
Comando	prueba_enlace -registro dspic_max.csv

2. Resultados

Se enviaron 100 000 tramas en 12.02 s (8 322 tramas/s). Resultado: **con errores**.

Tabla 1: Errores por tipo. Un evento del dsPIC se reporta en la respuesta siguiente a la trama que lo produjo.

Tipo	Tramas	%
USB / longitud	0	0.00
Encabezado	94 898	94.90
CRC	4 504	4.50
Número de secuencia	567	0.57
CRC (reportado por el dsPIC)	0	0.00
Encabezado (reportado por el dsPIC)	0	0.00
Longitud (reportado por el dsPIC)	563	0.56
Vigilancia (reportado por el dsPIC)	0	0.00

Tabla 2: Duración de `SPI_ReadWrite` medida en la PC, en μ s.

Mínima	Media	Mediana	P99	P99.9	Máxima
79	116	115	157	443	3183

- Se registraron 100 532 eventos de error en 100 000 tramas; 31 respuestas (0.0 %) fueron válidas y con el número de secuencia esperado.

- De 4 556 respuestas comparadas con la esperada, 4 414 difieren en 37 398 bits. El 20.9 % de los bits erróneos corresponde al bit más significativo de algún byte.
- 545 respuestas (0.5 %) traen número de secuencia 0 y posición 0, como la que construye el firmware al arrancar, aunque la trama anterior tenía otra secuencia.
- La separación mediana entre el fin de una transferencia y el inicio de la siguiente fue de $3 \mu s$ (mínima $2 \mu s$), medida en la PC.

3. Análisis

A máxima velocidad el 95 % de las respuestas llega sin el encabezado 5A. El error depende de la separación entre transferencias, medida en la PC entre el fin de una llamada y el inicio de la siguiente:

Separación	Tramas	Encabezado correcto
menos de $20 \mu s$	98 845	4.5 %
20 a $60 \mu s$	1 139	53.6 %
60 a $100 \mu s$	7	57.1 %
$100 \mu s$ o más	7	100 %

La respuesta de cada trama se arma en la interrupción de fin de la trama anterior, que además reinicia SPI1 y vuelve a programar el DMA. Con $F_{cy} = 4 \text{ MHz}$ esa rutina se estimó en unos $100 \mu s$; si la siguiente trama comienza antes de que termine, el primer byte que sale por MISO no es el encabezado. Con el reloj actual del dsPIC esta prueba no puede pasar: el intervalo mínimo entre tramas lo fija la duración de la interrupción, que debe medirse con el analizador lógico en RD10.

4. Gráficas




Figura 1: Duración de cada llamada a SPI_ReadWrite a lo largo de la prueba.




Figura 2: Distribución de la duración de las transferencias (20 cubetas por década).




Figura 3: Errores acumulados por tipo a lo largo de la prueba.




Figura 4: Bits erróneos por posición dentro de la trama, comparando cada respuesta con encabezado correcto contra la respuesta esperada (eco de la secuencia anterior, posición del encoder y status pendiente). No se incluyen las respuestas de arranque, que se cuentan aparte.