32 位 MIPS 流水线处理器加分申请报告

汤宸 无 62 2016011018 李云飞 无 62 2016011017 成大立 无 62 2016011029 2018年8月1日

132 位 MIPS 流水线处理器概述

本次流水线 MIPS 处理器设计中,我们组设计的流水线经过 Vivado 时序分析,在 135MHz 的情况下,关键路径仍有 0.230ns 的建立时间余量。因此,实际时钟频率可以进一步达到 139.5MHz。实际使用串口收发助手进行验证时,输出结果正确,且未出现丢包、错包的情况,经老师验收通过。因此,我们组在此申请高频率流水线 MIPS 处理器加分。

2 32 位 MIPS 流水线处理器数据通路简介

我们组采用五级流水结构线结构设计,基本架构、各模块端口如下图所示。下图可能不够清晰,请参见附件中的"流水线框图.png"。




图 1 流水线 CPU 整体框图

五级流水线分别为 IF、ID、EX、MEM、WB,通过 PCSrc 及其它特殊控制信号来决定下一个周期的 PC 值,并读出与 PC 相对应的 instruction 信号一同传入 ID 段。除了对数据通路基本的划分之外,我们设计了冒险和转发单元,转发单元以尽量减少流水线的 stall 操作为目的,而冒险单元则是对必须的跳转等情况,对送入 ID 段的数据进行 flush 或 stall 操作等。按照要求,我们还设计了外设模块,读写 UART、leds、digi 等内容的模块。同时,我们设计了定时器中断处理模块,增加了保存断点进入 26 号寄存器的功能。

首先,我们简单介绍各个模块功能如下。

- (1) pipeline.v: 顶层模块,定义了各个模块间传递的变量,并把各个模块相连,以实现整体的流水线功能。
- (2) pipeline_IF.v: 在这里主要完成 PC 变化的操作,由 PCSrc 控制多路选择,正常情况下,PC 进行加四操作; stall 信号起作用时,PC 不变;中断处理入口、异常处理入口、分支目标地址、跳转目标地址等不再赘述。值得一提的是,我们发现当 jal 指令后紧跟着 jr \$ra 指令时,会出现一次数据冒险,即从 31 号寄存器里读出来的值,是正确数据存进去之前的,因此我们添加了一条转发操作,进行 PC 的地址转发。
 - (3) InstructionMemory.v: 通过 PC 读出对应的指令,准备送入 ID 段。
- (4) IFID_reg.v: IF 与 ID 的段间寄存器,从 IF 段及 InstructionMemory 取出 ID 段需要用的 PC 值及指令,在正常情况下送入 ID 段。当 stall 控制信号处于高电平时,送入 ID 段的信号与上一周期保持一致,不进行变化,当 flush 信号处于高电平时,送出去的 PC 值与上一周期保持一致,而 instruction 置零。
- (5) pipeline_ID.v: 在这一段,我们对 instruction 进行了解析,生成了主要的控制信号、需要使用的寄存器编号、立即数、写入寄存器编号(如果需要当前指令需要写寄存器的话);我们通过 RegisterFile.v 读出需要使用的寄存器内的值;我们对分支指令进行提前判断,并将相应生成的控制信号送入冒险单元及 IF 段,当发生 reg-beq 数据冒险时,通过转发来控制送入的数据;
 - (6) IDEX_reg.v: ID 与 EX 的段间寄存器,传递后续段需要用到的信号。
- (7) pipeline_EX.v: 这里主要进行 ALU 操作,ALU 部分已在实验报告中给出,这里不再赘述。由 ALUSrc 及 Forward 信号控制送入 ALU 的两条数据通路上的值。输出 ALU 的结果。值得一提的是,对于 sw 操作,虽然由 ALUSrc2 控制的多路选择选择了传递立即数,但是 rt 寄存器通路上的值在 MEM 阶段也需要用到,因此我们在这里额外添加了一个输出,以解决这个问题。
 - (8) EXMEM_reg.v: EX 与 MEM 间的段间寄存器,传递后续段需要用到的信号。
- (9) pipeline_MEM.v: 接入 DataMemory, Peripheral 及 UART 三个底层模块,进行数据存储器、外设数据的读写以及中断信号的生成等操作。通过多路选择器控制输出。

外设模块完成中断信号的生成,送入 ID 段及冒险单元来影响流水线。同时完成计时器功能,外设存储器写功能等。UART 模块负责 UART 的读写功能。

- (10) MEMWB reg.v: MEM 与 WB 的段间寄存器,传递 WB 段需要用的信号。
- (11) pipeline_WB.v: 进行写入数据、写入寄存器的选择。

- (12) Forward_Unit.v: 转发单元,涉及到四类转发。EX 阶段需要使用 MEM 阶段或者 WB 阶段正在传递的,还未写入寄存器堆的数据,先判断是否要从 MEM 阶段转发,再判断是否从 WB 阶段转发,以实现从最近的一条指令进行转发;提前判断分支的 reg-beq 转发; IF 段需要使用还未写入 31 号寄存器堆的 PC 值,这种情况带来的转发; load-use 型转发。
- (13) Hazard_Unit.v: 冒险单元,包括中断指令带来的冒险共有五类。跳转指令需要的对一行的 flush 操作; reg-beq 数据冒险,需要一次 stall; load-use 数据冒险,需要一次 stall; 分支判断,需要进行一次 flush 置零指令;中断的到来,致使需要跳转到中断处理程序,这里需要一次 flush 操作。

如果不考虑 stall,以及在合理进行段间划分的情况下,五级 MIPS 流水线处理器的稳定速度是单周期处理器的五倍,一个处理器最多可以同时处理五条指令。而为了保证流水线的顺畅执行,转发模块、冒险检测模块以及 PC 的跳转都十分重要。下面我们就这些模块作出进一步分析。

(1) Forward 模块

如图所示,共有四种类型的 Forward 模块。ForwardA(B),ForwardC(D),ForwardPC 及 Forwardsw。

- •在 IF 段需要使用的有一种,通过 ForwardPC 来进行控制。当运行 jr \$ra 指令时,若 31 号寄存器的值还没有更新成正确值,那么就需要将 PC 提前转发给 IF 段。当 ID 段解析出 这是一个 jr 指令时,ID 段的周期内置 Memcontrol_jal 为 1 并一路传到 MEM 段,ForwardPC 在 PCSrc 等于 3(对应从 31 号寄存器读 PC),且 MEM 段的 Memcontrol_jal 为高电平时, 开始起作用,从 MEM 段取出 PC 传入 IF 段。
- •ID 段需要使用的有一种。在本段,由于需要提前判断分支,在发生 reg-beq 数据冒险时,要用到的数据值还未存入寄存器堆,这就需要从 MEM 阶段向 ID 阶段进行转发。当接到信号 IDControl_Branch 提示此时为分支指令,且正在传递的写入寄存器编号等于此时判断分支需要用的读出寄存器编号时,起作用并控制对数据进行转发。

```
∃always @(*) begin
  if (reset) begin
    ForwardA <= 2'b00;
     ForwardB <= 2'b00;
     ForwardC <= 0;
     ForwardD <= 0;
     Forwardsw <= 0;
    ForwardPC <= 0;
  end
  else begin
    if (EX MEM RegRd!=0 && EX MEM RegWrite && (EX MEM RegRd==ID EX RegRs)) ForwardA <= 2'b10;
     else if (MEM_WB_RegRd!=0 && MEM_WB_RegWrite && (MEM_WB_RegRd==ID_EX_RegRs)) ForwardA <= 2'b01;
     else ForwardA <= 2'b00;</pre>
    if (EX MEM RegRd!=0 && EX MEM RegWrite && (EX MEM RegRd==ID EX RegRt)) ForwardB <= 2'b10;
    else if (MEM_WB_RegRd!=0 && MEM_WB_RegWrite && (MEM_WB_RegRd==ID_EX_RegRt)) ForwardB <= 2'b01;
     else ForwardB <= 2'b00;
    ForwardC <= (IDControl_Branch && (EX_MEM_RegRd!=0) && (EX_MEM_RegRd==IF_ID_RegRs));
    ForwardD <= (IDControl_Branch && (EX_MEM_RegRd!=0) && (EX_MEM_RegRd=IF_ID_RegRt));
ForwardPC <= (PCSrc==3 && Memcontrol_jal==1) ?1:0;
     Forwardsw <= EX_MEM_MEMWrite && MEM_WB_RegWrite && (EX_MEM_RegRt == MEM_WB_Reg);
 end
endmodule
```

图 2 转发模块的代码实现

• EX 段需要使用的有一种。在本段,输入到 ALU 的两条数据通路上的值,都存在数据冒险,需要进行判断。我们采取先判断就近的一条指令,再判断上上条指令的方法,当写入寄存器不为零,且与本 EX 段两条输入数据通路的寄存器编号相同时,forward 起作用,对参与 EX 段数据通路的多路选择,如下图所示。

图 3 EX 阶段使用的转发信号

值得一提的是,当指令为 sw 时,即会有 rt 寄存器的编号,立即数也会传来一个值并送入 ALU,此时对立即数不能转发,因此上图的 Data2 比之 Data1 略有不同。

• MEM 阶段有一种转发情况。当 MEM 阶段需要写寄存器,且写入数据的寄存器编号与上一条要写入寄存器堆的寄存器编号相同时,起作用。

这四条是最初的设计,但当我们的寄存器堆部分出问题后(问题已在实验报告中描述),就多了一条从WB阶段向ID段的转发,即当寄存器堆不能先写后读时,相隔两条指令也有可能存在数据冒险。这条转发只要稍作修改即可,并没有在Forward模块进行改动。

(2) Hazard 模块

在冒险检测单元中,主要存在两种冲突处理形式,一种是 flush,使 ID 段 PC 保持不变,

且清零 instruction(instruction 置零时,是对零号寄存器的值左移零格,相当于清空指令); 另一种是 stall,使 ID 段的 PC 和 instruction 保持不变,重复执行上一条指令的内容,并将送 入 EX 段后面的写入使能归零,让上一行的执行无效,这样就相当于阻塞了一个周期。上图 的 ID_EX_Clear 代表 stall 信号,IF_ID_clear 代表 flush 信号。

图 4 冒险检测模块的代码实现

- •需要 stall 的情况有两种,主要是数据冒险。一是 load-use 数据冒险,另一个是 reg-beq 数据冒险。都需要 stall 一个周期来等待转发。
- •需要 flush 的情况有三种,首先是跳转指令,需要对下一条指令进行清空;其次是分支指令,首先判断这不是一个 reg-beq 数据冒险,如果是的话需要先 stall 一个周期等待转发重新判断分支,然后得到分支判断成功的控制指令时,清空下一条指令;最后是中断操作,虽然中断进行的操作本质也是一个 jal 指令,但中断信号和表明这条是跳转指令的控制信号不一样,在我们的设计中,中断信号会持续高电平一段时间,那么为了让它只 flush 一次,我们使用了 irq 的现态和次态进行预判,只有当前一个周期中断信号为 0,本周期为 1 时,才需要进行一次 flush。

(3) PC 多路选择

PC 的正确选择对流水线处理器的正常运转至关重要,这里需要强调两点,一是 PC 高位置零,这在实验报告中详细阐述,这里就不过多赘述;第二点是 ForwardPC,由于 ForwardPC 的生成过程中就要求了 PCSrc 为 3,所以在这里的判断就没有加上 PCSrc。

图 5 PC 跳转地址的代码实现

3 时序分析与关键路径分析

在综合过程中,我们发现,受到 Vivado 算法的影响,在不同的时序约束下,甚至在不同的计算机上,关键路径都有所不同。在此,我们首先选取了在优化过程中出现最频繁的一条关进路径进行分析。注意为了方便起见,这里的时钟频率仅设置为 50MHz。

Summary	
Name	₹ Path 1
Slack	6.108ns
Source	▶ reg_MEMWB/WB_MemtoReg_reg[1]/C (rising edge-triggered cell FDCE clocked by CLK {rise@0.000ns fall@10.000ns period=20.000ns})
Destination	▶ reg_EXMEM/Mem_in_reg(0)/D (rising edge-triggered cell FDCE clocked by CLK {rise@0.000ns fall@10.000ns period=20.000ns})
Path Group	CLK
Path Type	Setup (Max at Slow Process Corner)
Requirement	20.000ns (CLK rise@20.000ns - CLK rise@0.000ns)
Data Path Delay	13.758ns (logic 5.397ns (39.227%) route 8.361ns (60.773%))
Logic Levels	18 (CARRY4=8 LUT3=1 LUT4=4 LUT5=2 LUT6=3)
Clock Path Skew	<u>-0.130ns</u>
Clock Unrtainty	<u>0.035ns</u>

Data Path				
Delay Type	Incr (ns)	Path (Location	Netlist Resource(s)
FDCE (Prop fdce C Q)	(r) 0.456	5.574	Site: SLICE_X55Y49	<pre>reg_MEMWB/WB_MemtoReg_reg[1]/Q</pre>
net (fo=50, routed)	1.592	7.166		→ reg_MEMWB/WB_MemtoReg[1]
LUT4 (Prop lut4 I1 O)	(r) 0.124	7.290	Site: SLICE_X45Y51	<pre>reg_MEMWB/RF_data[31][5]_i_6/O</pre>
net (fo=1, routed)	0.000	7.290		
CARRY4 (Prop c4 S[1] CO[3])	(r) 0.550	7.840	Site: SLICE_X45Y51	<pre>reg_MEMWB/RF_data_reg[31][5]_i_2/CO[3]</pre>
net (fo=1, routed)	0.000	7.840		reg_MEMWB/RF_data_reg[31][5]_i_2_n_0
CARRY4 (Prop carry4 CI CO[3])	(r) 0.114	7.954	Site: SLICE_X45Y52	<pre>reg_MEMWB/RF_data_reg[31][9]_i_2/CO[3]</pre>
net (fo=1, routed)	0.000	7.954		<pre>reg_MEMWB/RF_data_reg[31][9]_i_2_n_0</pre>
CARRY4 (Prop carry4 CI O[3])	(f) 0.313	8.267	Site: SLICE_X45Y53	<pre>reg_MEMWB/RF_data_reg[31][13]_i_2/0[3]</pre>
net (fo=2, routed)	1.334	9.602		→ reg_MEMWB/WB_pipeline/WB_out1[13]
LUT5 (Prop lut5 I0 O)	(f) 0.334	9.936	Site: SLICE_X49Y55	<pre>reg_MEMWB/RF_data[31][13]_i_1/0</pre>
net (fo=36, routed)	0.622	10.558		→ reg_EXMEM/WB_out[13]
LUT6 (Prop lut6 I4 O)	(r) 0.332	10.890	Site: SLICE_X50Y56	<pre>reg_EXMEM/added_carry2_i_12/O</pre>
net (fo=15, routed)	0.000	10.890		reg_EXMEM/EX_pipeline/p_0_in[13]

Arrival Time		18.877		
FDCE			Site: SLICE_X57Y54	reg_EXMEM/Mem_in_reg[0]/D
net (fo=1, routed)	0.000	18.877		→ reg_EXMEM/EX_ALUFun_reg[4][0]
LUT6 (Prop lut6 I1 O)	(r) 0.328	18.877	Site: SLICE_X57Y54	<pre>reg_IDEX/Mem_in[0]_i_1/0</pre>
net (fo=1, routed)	0.296	18.549		→ reg_IDEX/Mem_in[0]_i_3_n_0
LUT3 (Prop lut3 I0 O)	(r) 0.146	18.253	Site: SLICE_X56Y53	reg_IDEX/Mem_in[0]_i_3/O
net (fo=1, routed)	1.228	18.107		→ reg_IDEX/Mem_in[0]_i_7_n_0
LUT6 (Prop lut6 I5 O)	(r) 0.124	16.879	Site: SLICE_X53Y58	reg_IDEX/Mem_in[0]_i_7/O
net (fo=1, routed)	0.404	16.755		→ reg_IDEX/Z1
LUT4 (Prop lut4 I3 O)	(r) 0.124	16.350	Site: SLICE_X52Y57	EX_pipeline/ALUs/adds/Mem_in[0]_i_14/O
net (fo=1, routed)	0.951	16.226		EX_pipeline/ALUs/adds/Mem_in[0]_i_20_n_0
LUT5 (Prop lut5 14 O)	(f) 0.124	15.275	Site: SLICE_X52Y60	EX_pipeline/ALUs/adds/Mem_in[0]_i_20/O
net (fo=1, routed)	0.490	15.151		EX_pipeline/ALUs/adds/Mem_in[0]_i_24_n_0
LUT4 (Prop lut4 10 O)	(r) 0.303	14.661	Site: SLICE_X52Y59	EX_pipeline/ALUs/adds/Mem_in[0]_i_24/O
net (fo=2, routed)	0.820	14.358		EX_pipeline/ALUs/adds/Mem_in_reg[27][1]
CARRY4 (Prop carry4 CI O[1])	(r) 0.334	13.538	Site: SLICE_X51Y59	EX_pipeline/ALUs/adds/added_carry5/O[1]
net (fo=1, routed)	0.000	13.204		EX_pipeline/ALUs/adds/added_carry4_n_0
CARRY4 (Prop carry4 CI CO[3])	(r) 0.114	13.204	Site: SLICE_X51Y58	EX_pipeline/ALUs/adds/added_carry4/CO[3]
net (fo=1, routed)	0.000	13.090		EX_pipeline/ALUs/adds/added_carry3_n_0
CARRY4 (Prop c4 S[1] CO[3])	(r) 0.550	13.090	Site: SLICE_X51Y57	EX_pipeline/ALUs/adds/added_carry3/CO[3]
net (fo=1, routed)	0.000	12.540		EX_pipeline/ALUs/adds/EX_ALUFun_reg[0]_2[
LUT4 (Prop lut4 I3 O)	(r) 0.295	12.540	Site: SLICE_X51Y57	reg_EXMEM/added_carry3_i_7/O
net (fo=1, routed)	0.623	12.245		→ reg_EXMEM/EX_pipeline/b0[17]
CARRY4 (Prop carry4 CI O[0])	(r) 0.219	11.622	Site: SLICE_X50Y57	reg_EXMEM/added_carry3_i_10/O[0]
net (fo=1, routed)	0.000	11.403		<pre>/* reg_EXMEM/added_carry2_i_10_n_0</pre>
CARRY4 (Prop c4 S[0] CO[3])	(r) 0.513	11.403	Site: SLICE_X50Y56	<pre>reg_EXMEM/added_carry2_i_10/CO[3]</pre>

图 6 一条在综合过程中曾多次出现的关键路径

简单观察上述关键路径,可以看到上述路径的起始点位于 MEM/WB 寄存器内部;这条路径经过了由 MemtoReg 决定 WB_out 的操作之后,来到了 EX 阶段,并且进入了 ALU 内部;最后抵达了 EX/MEM 寄存器当中。虽然表面上看起来这条路径曾经经历过 ID/EX 寄存器,但我们发现,它经历的只是 ID/EX_reg 中的 LUT,而没有经过 FDCE;使用 Schematic->Netlist->Go to Source 操作后,发现 ID/EX 仍然对应 ALU 内部的源代码。(Vivado似乎会把其他模块的功能放置在一些段间寄存器当中。)很明显,这是一条转发路径,是 ForwardA 和 ForwardB 对应的转发。在这条路径上,对延时贡献较大的包括导线延时(高扇出、路程长),以及 CARRY4 的串行延时。

在我们最终提交的代码版本中,关键路径如下图所示。仅凭这些路径的名字,我们根本看不出来这条路径在执行什么功能。但经过多次 Go to Source 操作后,我们明白了这条路径实现的功能:

首先从 IF/ID 寄存器出发,根据其中\$rt 指明的地址,去寄存器堆取数据。读到的数据 经过 ForwardD 转发后,进入 beq 指令的提前判断分支环节。判断完成,在 ID 阶段决定要

发生跳转,于是向冒险检测模块报告,需要将 IF/ID 寄存器中下一条指令取指的结果清除,接着 Hazard 模块产生 flush 信号,回到路径的终点,即 IF/ID 寄存器。

这条路径十分有趣,从 IF/ID 寄存器出发,又回到了 IF/ID 寄存器,中间确实经历了很多逻辑环节。RF 访问本身需要一定时间,之后又经过了转发、分支判断、冒险等环节,带来比较大的延时,可能是难免的。换句话说,流水线设计中指令相当于并行处理,冒险检测、转发、写回等环节破坏了流水线各段之间的独立性,信号在 CPU 中"绕了很多圈"。

想要解决这一关键路径,可以考虑将分支判断挪到 EX 阶段进行。但这样一来,关键路径可能就变成了 ALU 和转发、冒险的组合(而不是 RF 和转发、冒险的组合),延时未必会降低。因此,我们也没有对最初的 beq 设计做修改。目前看来,冒险检测单元中基本上都是组合逻辑,如果能在其中加入一些寄存器,将它变成时序逻辑(类似于"六级流水线"),或许能够更好地提高时钟频率。但这里的可操作性还有待进一步考虑。

Total Delay Logic Delay Net Delay Requirement

Name Slack ^1 Levels High Fanout From

3 Path 1	0.131	1 11	87	reg_IFID	/ID_insre	g[17]_rep/C	reg_IFID/ID_instion_re	g[22]/CE	7.050	2.080	4.970	7.4
Name	1	L Path 1										
Slack		0.131ns										
Source		preg IFID/ID_instruction_reg[17]_rep/C (rising edge-triggered cell FDCE clocked by CLK {rise@0.000ns fall@3.700ns period=7.400ns})										
Destination		preg_IFID/ID_instruction_reg[22]/CE (rising edge-triggered cell FDCE clocked by CLK {rise@0.000ns fall@3.700ns period=7.400ns})										
Path Group	C	CLK										
Path Type	5	Setup (Max at Slow Process Corner)										
Requiremen	nt 7	.400ns (C	LK rise@7.40	0ns - CLI	K rise@0.0	000ns)						
Data Path D	elay 7	.050ns (lo	gic 2.080ns (2	29.503%)	route 4.97	70ns (70.497	%))					
Logic Levels	3 1	1 (CARRY	Y4=2 LUT5=1	LUT6=7 I	MUXF7=1)							
Clock Path S	Skew <u>-</u>	0.033ns										
Clock Unrt	ainty 0	.035ns										
Source 0	Clock I	Path										
Delay Typ	pe		Incr (n	ns)	Path	Location	n	Netli	st Resour	ce(s)		
(clock Cl	LK rise	edge)	(r) 0.	000	0.000							
		(r) 0.	000	0.000	Site: P1	7	D s	/s_clk				
net (fo=0)			0.0	000	0.000			∕ s	/s_clk			
						Site: P1	7	■ Sy	/s_clk_lBU	JF_inst/l		
IBUF (Pr	rop ibuf I O) (r) 1.326 1.326 Site: P17											
net (fo=1, routed) 1.502 2.829								→ sys_clk_IBUF				
						Site: BU	JFTRL_X0Y0	■ S)	/s_clk_IBU	JF_BUFG_	_inst/l	
BUFG (Prop bufg I O) (r) 0.076 2.905					Site: BU	JFTRL_X0Y0	sys_clk_IBUF_BUFG_inst/O					
net (fo=2616, routed) 1.213 4.117												
FDCE Site: SLICE_X42Y68 reg_IFID/ID_instruction_reg[17]_							7]_rep/C					

Delay Type	Incr (ns)	Path (Location	Netlist Resource(s)
FDCE (Prop fdce C Q)	(r) 0.393	4.510	Site: SLICE_X42Y68	reg_IFID/ID_instruction_reg[17]_rep/Q
net (fo=87, routed)	1.004	5.515	510. 52.62_31.2166	✓ ID pipeline/register file1/ID instruction reg[17] rep
net (10-07, Touted)	1.004	3.515	Site: SLICE_X45Y75	D ID_pipeline/register_file1/EX_dataB[21]_i_14/l2
LUT6 (Prop. lut6 I2 O)	(r) 0.097	5.612	Site: SLICE X45Y75	ID_pipeline/register_file1/EX_dataB[21]_i_14/0
net (fo=1, routed)	0.000	5.612	Site. SEIGE_X43173	ID_pipeline/register_iiie I/EX_dataB[21]_i_14_0
net (10-1, Touteu)	0.000	5.012	Site: SLICE X45Y75	D pipeline/register_lile //EX_dataB req[21] i 6/l1
MUXF7 (Prop. muxf7 I1 O)	(r) 0 167	5.779	_	
<u> </u>	(r) 0.167		Site: SLICE_X45Y75	ID_pipeline/register_file1/EX_dataB_reg[21]_i_6/0
net (fo=1, routed)	0.549	6.328	03 01 105 - V40V70	ID_pipeline/register_file1/EX_dataB_reg[21]_i_6_n_(
			Site: SLICE_X46Y72	D_pipeline/register_file1/EX_dataB[21]_i_2/l5
LUT6 (Prop lut6 15 O)	(r) 0.229	6.557	Site: SLICE_X46Y72	ID_pipeline/register_file1/EX_dataB[21]_i_2/O
net (fo=1, routed)	0.664	7.220		→ reg_MEMWB/RF_ReadData2[21]
			Site: SLICE_X49Y67	reg_MEMWB/EX_dataB[21]_i_1/I4
LUT5 (Prop lut5 I4 O)	(r) 0.097	7.317	Site: SLICE_X49Y67	reg_MEMWB/EX_dataB[21]_i_1/0
net (fo=3, routed)	1.010	8.327		→ reg_MEMWB/EX_dataB_reg[31][21]
			Site: SLICE_X45Y65	▶ reg_MEMWB/PC[31]_i_63/l1
LUT6 (Prop lut6 I1 O)	(r) 0.097	8.424	Site: SLICE_X45Y65	<pre>g_MEMWB/PC[31]_i_63/0</pre>
net (fo=1, routed)	0.000	8.424		
			Site: SLICE_X45Y65	reg_MEMWB/PC_reg[31]_i_51/S[3]
CARRY4 (Prop c4 S[3] CO[3])	(r) 0.299	8.723	Site: SLICE_X45Y65	<pre>reg_MEMWB/PC_reg[31]_i_51/CO[3]</pre>
net (fo=1, routed)	0.000	8.723		→ reg_MEMWB/PC_reg[31]_i_51_n_0
			Site: SLICE_X45Y66	reg_MEMWB/PC_reg[31]_i_36/CI
CARRY4 (Prop carry4 CI CO[2])	(r) 0.173	8.896	Site: SLICE_X45Y66	<pre>reg_MEMWB/PC_reg[31]_i_36/CO[2]</pre>
net (fo=1, routed)	0.314	9.210		→ reg_IFID/Mem_in_reg[31]_0[0]
			Site: SLICE_X42Y66	▶ reg_IFID/PC[31]_i_22/l1
LUT6 (Prop lut6 I0 O)	(r) 0.097	10.605	Site: SLICE_X42Y67	reg_IDEX/ID_instruction[31]_i_1/0
net (fo=35, routed)	0.563	11.168		→ reg_IFID/EX_MemRd_reg_1
FDCE			Site: SLICE_X44Y62	reg_IFID/ID_instruction_reg[22]/CE
Arrival Time		11.168		

Destillation Clock Path				
Delay Type	Incr (ns)	Path (Location	Netlist Resource(s)
(clock CLK rise edge)	(r) 7.400	7.400		
	(r) 0.000	7.400	Site: P17	sys_clk
net (fo=0)	0.000	7.400		→ sys_clk
			Site: P17	sys_clk_IBUF_inst/l
IBUF (Prop ibuf I O)	(r) 1.259	8.659	Site: P17	sys_clk_IBUF_inst/0
net (fo=1, routed)	1.421	10.080		→ sys_clk_IBUF
			Site: BUFTRL_X0Y0	sys_clk_IBUF_BUFG_inst/l
BUFG (Prop bufg I O)	(r) 0.072	10.152	Site: BUFTRL_X0Y0	sys_clk_IBUF_BUFG_inst/O
net (fo=2616, routed)	1.120	11.273		∕ reg_IFID/clk
FDCE			Site: SLICE_X44Y62	reg_IFID/ID_instruction_reg[22]/C
clock pessimism	0.212	11.484		
clock uncertainty	-0.035	11.449		
FDCE (Setup_fdce_C_CE)	-0.150	11.299	Site: SLICE_X44Y62	reg_IFID/ID_instruction_reg[22]
Required Time		11.299		

4 时序性能优化策略

为了尽可能提高流水线 CPU 的时钟主频,我们采取了一系列的优化措施,在此逐一介绍。

4.1 以空间换时间

在实验报告中我们已经看到,CPU占用的硬件资源仅占到了FPGA总资源的10%上下,因此硬件资源是非常充分的。如果我们对时序性能有更高的要求,可以考虑牺牲空间资源。这种策略有以下两个体现。

ALU 中移位的串行与并行的处理。按照实验指导书的要求,ALU 中的移位操作由移位 1, 2, 4, 8, 16 等几种操作拼合而成,因此理论上,完成一次移位至多需要 5 次串行操作 (例如左移 31 位)。我们在分析关键路径的过程中,曾经发现关键路径中含有连续的 5 个 CARRY4,每个 CARRY4 的逻辑延时都相对比较长,它们串联起来造成了很大的延时。这 5 个 CARRY4都在 EX_pipeline 阶段,并且使用 Go to Source 命令后,发现这些 CARRY4都 指向 Shift 模块,由此可以确定,ALU 当中移位的串行可能带来较长的延时。我们使用查找表的方式,将每一种移位的结果都手动列写出来,希望可以解决这一问题;但在后续调试过程中发现,关键路径不再经过这几个 CARRY4了,因此也就没有再做修改。但令人费解的是,CARRY4本质上应该是 4 位并行的超前进位加法器,为什么移位操作(本质上就是导线的合并)需要用到 CARRY4呢?或许也有可能是为了将 shamt 操作数分解为 1, 2, 4, 8, 16 的组合;还有一种可能,即移位操作和普通的加法操作复用了同一批 CARRY4,因此我们看到的关键路径,可能不仅仅是 Shift 模块导致的,也可能是普通的 32 位加法引起的延时。




图 8 ALU 内部的串行的 CARRY4 加法器

对于\$zero 零号寄存器的处理。在助教提供的 RegisterFile 版本中,我们看到,寄存器堆

只有 31 个 32 位寄存器, 0 号寄存器是不存在的。RF 的输出端有一个 MUX, 如果源寄存器 地址为 0, 那么 RF 的输出由 MUX 选通为 32'b0。同样是在关键路径分析过程中,我们发现了这个 MUX 的存在。这个 MUX 的摆放位置距离其他硬件很远,带来了较大的导线延时。我们于是删掉了这个 MUX, 在 RF 中实实在在地添加了一个 0 号寄存器,保证它的取值始终为 0。经过这次操作,建立时间余量增加了大约 0.1ns。

图 9 加上零号寄存器后的寄存器堆(如图中橙色框所示)

4.2 想方设法减小导线延时

在实验报告中我们看到,关键路径的总延时中,只有大约 30%来自逻辑延时,剩下 70% 都是导线延时 (net delay)。因此,花大力气优化逻辑延时,不如想办法降低导线延时。我们认为,导线延时太大,主要是两种原因导致的:扇出太大或导线太长。

扇出系数(fanout)表征了某一元件驱动负载的多少。如果并联负载太多,下一级的输入电容就会增加,导致延时增长。整个设计中最大的扇出是全局时钟,总计 2000 余个触发器都需要时钟来驱动。但一方面,全局时钟使用了名叫 BUFG 的模块,这种缓冲器能有效提高扇出能力和时钟的稳定性;另一方面,源地点的时钟和目的地的时钟都要受到大扇出的干扰。因此,全局时钟的处理不在我们的优化范围内。我们仅尝试对某些扇出较大(大约50 以上)的寄存器做了(*MAX_FANOUT*)规定,但从结果看来,没有明显优化效果,因此我们放弃了这种操作。

FDCE (Prop fdce C Q)	(r) 0.518	5.630	Site: SLICE_X42Y45	<pre>reg_IFID/ID_instruction_reg[22]/Q</pre>
net (fo=263, routed)	1.152	6.782		→ ID_pipeline/register_file1/Q[6]

图 10 一个典型的高扇出的例子,导线延时长达 1.15ns,或许是由于扇出系数高达 263

导线太长也会引起导线延时过大。在 Device 图中,经常能看到关键路径跨越了很多个子区域。但这是 Vivado 的自动布线和绑定的结果,很难从源代码层级上修改。好在 Vivado 比较智能,能够根据时序要求调整布线策略。当我们缩短约束文件中的时钟周期时,可以明显看到, Vivado 把更多的使用到的硬件资源安排到了更近的位置, 使得导线延时大大缩短,

使得建立时间余量往往比我们预期的更大。至于在时序要求不严格的情况下,Vivado 会将硬件资源分散在 FPGA 芯片各处,我们认为,这样做可能更有利于芯片散热,进而提高硬件电路工作的稳定性。

4.3 优化代码风格

我们在后续调试过程中,发现了一些冗余代码和冗余变量。这些冗余主要包括两部分: 一是有用但无连接的变量,二是无用但有连接的变量。

有用但无连接的变量主要是为了程序的完备性。例如,PC 在 InstructionMemory 中寻址时,低两位总是 00,并不需要作为索引。如果强行把 PC 的 32 位全部都接入 InstructionMemory,Vivado 会产生 warning,提示我们 PC[0]和 PC[1]是 unconnected port。我们认为这些有用但未连接的管脚,或多或少总会对时序产生影响,因此将取消了所有不必要的变量的连接。

- Y [Synth 8-3331] design InstructionMemory has unconnected port Address[31] (23 more like this)
 - [Synth 8-3331] design InstructionMemory has unconnected port Address[30]
 - [Synth 8-3331] design InstructionMemory has unconnected port Address[29]
 - [Synth 8-3331] design InstructionMemory has unconnected port Address[28]
 - [Synth 8-3331] design InstructionMemory has unconnected port Address[27]
 - [Synth 8-3331] design InstructionMemory has unconnected port Address[26]
 - [Synth 8-3331] design InstructionMemory has unconnected port Address[25]
 - [Synth 8-3331] design InstructionMemory has unconnected port Address[24]
 - [Synth 8-3331] design InstructionMemory has unconnected port Address[23]
 - [Synth 8-3331] design InstructionMemory has unconnected port Address[22]
 - [Synth 8-3331] design InstructionMemory has unconnected port Address[21]

图 11 未连接的端口会引发 Vivado 的警告

无用但有连接的变量主要是代码风格的问题,例如 input A; output B; wire C; assign C = A; assign B = C;一类的代码,或者 assign not A = A ? 0 : 1;一类的不够简洁的代码。在第一个例子中,中间变量 C 必然引入一个缓冲器;在第二个例子中,一个非门可以完成的任务(而且往往 D 触发器就有反相输出端)由一个 MUX(甚至是 LUT2)来完成。这些冗余代码不仅造成了硬件资源的浪费,还造成了延时的增加。因此这些无用的变量也是要删除的。

assign ALUout0=(IDcontrol_Branch) ? 0:1;

图 12 一行可以进一步优化风格的代码

事实上,完成 CPU 的编写之后,通过和其他小组的交流,我们发现,初始编写时的设计,很可能比后期优化更为重要。我们的流水线 CPU 没有经过优化时就可以在 100MHz 时钟上运行了,但其他一些小组的流水线 CPU 即使经过了优化,也达不到 100MHz;还有一些小组,没有经过优化都可以达到 170MHz 或 180MHz。虽然不是很理解为什么差异如此巨

大,但我们认为,一般而言,后续优化只能提升 30MHz 左右,不能指望通过修修补补实现时钟频率的巨大飞跃。因此初期的编写设计可能更为本质。流水线的各个阶段之间应该尽量平均,避免工作量分配不均匀;开发初期应该对整体需求有明确的认识、对整体架构有详细的规划,避免后期调试时给一个漏洞百出的数据通路打补丁;可能这些前期编写中的注意事项,反倒决定了最终 CPU 主频的基调。