



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO
FACULTAD DE INGENIERÍA
INGENIERÍA EN COMPUTACIÓN

Laboratorio de Organización y Arquitectura de Computadoras

Reporte - Construcción de Máquinas de Estados Usando Memorias

INTEGRANTES EQUIPO 8:

- Saldaña Navarrete Andrea - *Grupo Teoria:* 2
- Tepal Briseño Hansel Yael - *Grupo Teoria:* 1
- Ugartechea González Luis Antonio - *Grupo Teoria:* 1

NOMBRE DELPROFESOR: Ing. Diana Karen Pérez Pérez
GRUPO: 06
SEMESTRE: 2027-1

FECHA DE ENTREGA: 8 de octubre del 2026

Objetivo

Familiarizar al alumno en el conocimiento de construcción de máquinas de estados usando direccionamiento de memorias con el método de direccionamiento entrada-estado.

Introducción

En el ámbito del diseño digital, el método de direccionamiento por trayectoria permite implementar cartas ASM almacenando el comportamiento lógico directamente en una memoria. Este tipo de direccionamiento guarda el estado siguiente y las salidas de cada estado en una localidad específica [1]. La porción de la memoria que se encarga de indicar cuál será el estado siguiente recibe el nombre de "liga", mientras que otra porción se destina a la parte de las salidas [1]. Para que el sistema determine la dirección de memoria exacta a la que debe acceder en cada pulso de reloj, se concatenan los bits de la liga del estado presente junto con las variables de entrada [1], [2].

Para poder construir el contenido de la tabla de memoria, es un requisito indispensable asignar previamente a cada estado de la carta ASM una codificación o representación binaria [1]. La cantidad mínima de bits requeridos depende del número total de estados de la máquina; por ejemplo, si se cuenta con 5 estados, se requieren por lo menos 3 bits para representarlos de manera binaria (ya que $2^3 = 8$ combinaciones posibles) [2]. Asimismo, la regla fundamental al momento de estructurar el contenido de memoria establece que, para cada estado, es necesario considerar todas las posibles combinaciones de las variables de entrada, aun cuando algunas de ellas no se utilicen de manera explícita en ese estado determinado [1].

Finalmente, el dimensionamiento y la organización de la memoria dependen directamente de la suma de variables. Si se diseña una carta ASM de 5 estados (3 bits de liga), 3 entradas y 4 salidas, la memoria requerirá un bus de direcciones de 6 bits (3 de liga + 3 de entrada) y palabras de 7 bits de longitud (3 de liga siguiente + 4 de salida). Esto da como resultado una organización de memoria de $2^6 \times 7$, es decir, de 64×7 bits [2].

Desarrollo

1. Diseñe una carta ASM con las siguientes características:

- Estados: 8 o más
- Entradas: 4 (No es necesario utilizar una entrada auxiliar)
- Salidas: 4

  - 2 con lógica estándar
  - 2 con lógica negada
- Colocar al menos 3 salidas condiciones como en la práctica anterior.




Figure 1: Carta ASM firmada por la profesora.




Figure 2: Carta ASM de 10 estados con enrutamiento limpio ortogonal (Direccionamiento Entrada-Estado).

2. Encuentre el tamaño de la memoria necesaria y el contenido de memoria utilizando el direccionamiento entrada-estado. Recuerde que antes de construir la tabla se debe asignar a cada estado y entrada de la carta ASM una representación binaria. Así mismo, recuerde que para cada estado es necesario considerar el llenado de todos los estados que se puedan representar con los bits asignados para la representación de los estados.

3. Una vez que haya obtenido el contenido de memoria, implemente el direccionamiento entrada-estado utilizando el software de desarrollo Quartus y escriba el contenido de memoria obtenido.

Análisis de Resultados

4. Demuestre el correcto funcionamiento de su carta ASM cargando su código por equipos a su FPGA y mostrándola a la profesora en el laboratorio.

Discusión de Resultados

5. Simule su diseño para probar su funcionamiento. Recuerden que en sus simulaciones debe aparecer el contenido de la memoria además del estado presente.

Conclusiones

Andrea Saldaña Navarrete - 320206384

Hansel Yael Tepal Briseño - 320078282

Luis Antonio Ugartechea González - 320223822

1 Bibliografía

[1] D. K. Pérez Pérez, "Reporte Construcción de Máquinas de Estados Usando Memorias", Laboratorio de Organización y Arquitectura de Computadoras, Facultad de Ingeniería, Universidad Nacional Autónoma de México, Semestre 2027-1, 2026.

[2] Facultad de Ingeniería, "Capítulo III: Construcción de máquinas de estados usando memorias", Apuntes de Arquitectura de Computadoras, Universidad Nacional Autónoma de México (UNAM). [En línea]. Disponible en: https://biorobotics.fi-p.unam.mx/wp-content/uploads/Courses/arquitectura_de_computadoras/2021-1/lecciones/Leccion_3_arquitectura_de_computadoras_2021_1.pdf

[3] J. Savage, *Diseño de Microprocesadores*, Facultad de Ingeniería, Universidad Nacional Autónoma de México (UNAM). [En línea]. Disponible en: http://profesores.fi-b.unam.mx/luist/archivos/MicroprocesadoresSavage.pdf